

圧電材料のヒステリシスを利用した無／低電力 形状保持制御について

Shape Retainment Control with Zero/Less Electric Power Using Hysteresis of Piezoelectric Material

内田知礼 (名古屋大学大学院)

池田忠繁 (名古屋大学)

仙場淳彦 (名古屋大学)

石村康生 (ISAS/JAXA)

Tomonori Uchida (Graduate school, Nagoya University)

Tadashige Ikeda (Nagoya University)

Atsuhiko Senba (Nagoya University)

Kosei Ishimura (ISAS/JAXA)

1. 背景

近年、アンテナシステムの感度や分解能の向上のためにリフレクタの大型化や高精度化が要求されている¹⁻³⁾。しかし、設計や地上試験の段階で要求を満たすような精度であったとしても、軌道上で運用するにあたり収納展開誤差、熱変形、材料の劣化などの影響により鏡面精度は低下してしまう。そのため、構造要素にセンサやアクチュエータを組み込み、軌道上でその構造自身や周囲の状況に応じて形を変えることが可能なスマート構造システムが研究されている⁴⁻⁶⁾。

スマート構造を達成するための材料としては圧電材料が注目されている。圧電材料には逆圧電効果と呼ばれる電圧を加えると歪を発生する特性があり、この効果を使って圧電材料をアクチュエータとして使うことが考案されている。具体的なリフレクタのスマート構造化として、リフレクタの構造要素(リブ)に圧電素子を貼り付け、それに電界を印加することで形状を制御するという方法が提案されている。しかし、この方法では形状補正後に電界をかけ続ける必要があり、供給すべき電力は小さいかもしれないが、積算すれば大きな消費電力を必要とすることが問題となる。著者らはこの問題を解決するために、ラッチやクランプなどの位置保持のための形状記憶セラミックス⁹⁻¹¹⁾の考え方を応用し、圧電材料の歪-電界関係の持つヒステリシスを有効に利用することで、形状保持制御の際の消費電力を抑える方法を提案している^{12,13)}。この方法の実証試験において、圧電セラミックスを接着した梁にパルス電界を印加すると印加後も変形が保持されることを確認できたが、パルスを与えている間、大きなオーバーシュートが発生することが観察された。

そこで、本研究では歪-電界関係のヒステリシスの大きさの異なる二種類の圧電セラミックスを用いて、圧電セラミックスを接着した梁にパルスを与える際のオーバーシュートを低減する新たな形状補正保持法を提案し、実験によってその形状補正保持制御法の可能性を示す。

2. ヒステリシスを利用した無/低電力保持法¹²⁾

図1を用い、ヒステリシスを利用した無/低電力形状保持方法を圧電セラミックスの電界と電界に対して垂直方向の歪の関係から説明する。はじめ圧電セラミックス内の双極子モーメントの方向がランダムな状態であり、この点を原点(状態A)とする。そこから、大きな正電界を加えるとセラミックス内で分極が起き、電界と垂直方向には縮む(状態B)。その後電界を小さくしていくと材料は伸びていく。電界を0にしても原点には戻らず、歪が残留する(状態C)。この状態からさらに負の電界を

印加していくと、抗電界 $-E_c$ までは材料が伸び(状態D)、それ以降は分極方向が反転し縮んでいく(状態E)。その後、負電界の大きさを小さくしていくと材料は伸びるが、電界0でも歪が残留する(状態F)。さらに正電界を印加すると、抗電界 E_c まで伸びていき(G)、それ以降は分極方向が反転し、再び縮む(状態B)。

ここで、状態Cの後に負電界を印加した状態Hから電界を0にするとヒステリシスがあるため、状態Cとは異なる状態Iとなる。その後、正の電界を印加し電界を0に戻すと状態Jになる。状態C、I、Jのように電界の値が0であっても電界の履歴によって歪の値が異なり、この残留歪を利用すれば、電界をかけ続けることなくスマート構造物の形状を補正後保持できる可能性がある。以下の章でこの方法の検証を行う。




図1 圧電セラミックスの電界と電界に対して垂直方向の歪の関係

3. 実験

3.1 試験片

圧電セラミックスは抗電界の小さいソフト型材と抗電界の大きいハード型材に分類できる。ソフト型材は圧電定数の絶対値が大きく、ヒステリシスが大きいいため大きな残留歪を持つという特徴がある。一方、ハード型材は圧電定数の絶対値が小さく、ヒステリシスも小さいという特徴がある。本研究で実験に用いた試験片は富士セラミックス製の C-91H (ソフト型)と C-202 (ハード型)である。サイズは二つの試験片ともに長さ40mm×幅20mm×厚さ0.5mmである。二つの試験片の材料定数を表1に示す。

表1 試験片の材料定数

	C-91H (ソフト)	C-202 (ハード)
弾性率 [GPa]	64	82
圧電定数 [pm/V]	-375	-130
比誘電率	5800	1600

3.2 圧電セラミックスの残留歪測定実験¹³⁾

3.2.1 実験方法

はじめに、圧電セラミックス単体の残留歪を測定する実験を行った。図2は実験装置を簡単に表したものである。ファンクションジェネレータで発生させた矩形パルス信号をアンプで増幅した電圧を C-91H と C-202 のそれぞれの試験片の板厚方向に印加し、歪ゲージでそのときの試験片の歪を測定した。実際に試験片に印加した電界は図3に示すとおりである。負正の1秒間の矩形パルス電界を交互に印加し、それぞれの矩形パルス電界の間隔は300秒とした。印加した矩形パルス電界の大きさは $\pm 200\text{kV/m}$ 、 $\pm 400\text{kV/m}$ 、 $\pm 600\text{kV/m}$ と変化させて三つの場合の残留歪を測定した。試験前

の圧電セラミックスの状態をそろえるために、矩形パルス電界を印加する前に 800kV/m の大きな正電界を印加した。




図 2 残留歪測定実験装置





図 3 残留歪測定時の印加電界

3.2.2 結果

図 4(a), (b), (c)にパルス電界を印可したときの歪の測定結果を示す。まず、C-91H の歪に着目する。パルス電界印加後、次のパルスを印加するまで(300 秒間)は歪が保持されていることが分かる。このことからスマート構造において目標形状が変化しなければ、電界を印加し続けることなく形状を保持できることが分かる。また、矩形パルス電界を大きくすると残留歪が大きくなることが分かる。このことから印加電界の大きさを変化させ、残留歪の大きさを変化させることで、スマート構造において目的の形状を達成可能であることが分かる。

ハード型 C-202 の残留歪はソフト型 C-91H の残留歪に比べ非常に小さく、図 4 の通りほぼ 0 であると見なせる。このソフト型材とハード型材の残留歪の大きさの違いを利用した実験については 3.4 節で述べる。



(a)±200kV/m

(b) ±400kV/m

(c) ±600kV/m

図 4 矩形パルス電界印加時の残留歪

3.3 スマート梁の残留変位測定実験¹³⁾

3.3.1 実験方法

次に、スマート構造を模擬するために長さ 300mm×幅 21mm×厚さ 1mm のアルミニウム合金製の梁の片面にソフト型 C-91H を貼り付けたモデルを製作した。これを「スマート梁」と呼ぶ。

圧電セラミックスに電界を印加すると圧電セラミックスの伸縮で梁が曲がるため、梁が元の形状に戻る力が働き圧電セラミックスは力を受けた状態となる。実際の構造物の制御を考えたとき、このような力を受けた状態での圧電セラミックスの残留歪やスマート梁先端の変位の時間変化を調べ

る必要がある。

実験では図 5 のような実験装置を用い、矩形パルス電界を圧電セラミックスに印加し、歪ゲージとレーザー変位計からそれぞれ圧電セラミックスの歪とスマート梁先端の変位を測定した。印加電界は図 3 と同じだが、矩形パルスの大きさは $\pm 400\text{kV/m}$ に固定した。

3.3.2 結果

図 6 は印加電界、圧電セラミックスの歪、スマート梁先端変位の時間変化を表した結果である。電界が 0 のときの歪と変位を見ると、ともにパルス電界印加後、次のパルスを印加するまで(300 秒間)は保持されていることが分かる。このことから力を受けた環境下でも残留歪による形状保持制御が可能であることが分かる。しかし、矩形パルス電界印加時には電界の変化が急激に起こるためスマート梁が振動してしまっている。図 7 は図 6 のパルス部分を拡大したものである。歪と変位は残留するが、パルスのはじめと終わりの電界の急激な変化の部分で振動が発生しているのが分かる。この振動を抑えるために矩形パルス電界の代わりに電界の変化が緩やかな周期 1 秒の孤立(1-cos)波状電界を用いて同様の実験を行った。図 8 にこのときの印加電界、圧電セラミックスの歪、スマート梁先端変位の時間変化を示す。図 8 より、孤立(1-cos)波状電界を用いることで、圧電セラミックスの残留歪とスマート梁の残留変位の値をほとんど低下させることなく、スマート梁先端の振動を抑えられることが分かる。




図 5 スマート梁残留変位測定実験装置




図 6 スマート梁における圧電セラミックスの残留歪とスマート梁先端の変位




図 7 図 6 の拡大図




図 8 孤立(1-cos)波状電界印加時のスマート梁の変形挙動

3.4 残留歪の違いを利用したオーバーシュート抑制実験

3.4.1 実験方法

実際の構造物を制御することを考えると、目標の形状に達する前にその値を大きくオーバーシュートすることは好ましくない。図8の場合、一定の変位 -0.2mm に達する前に一度 -1mm 程度の大きな変位が生じてしまう。この問題を解決するために図5のスマート梁のもう一方の面にC-202を貼り付け、3.2節で述べたソフト型材とハード型材の残留歪の違いを利用する。具体的には、電界印加時は二つの圧電セラミックスに同方向に同量の歪を発生させてスマート梁先端の変位を相殺し、電界印加後はC-91Hの残留歪の効果でスマート梁の変形を残すという方法である。実験ではC-91Hの印加電界は最大値 $\pm 400\text{kV/m}$ の周期1秒の孤立(1-cos)波状電界とし、C-202に印加する電界の大きさを調整してオーバーシュートを抑える。

3.4.2 結果

図9は、孤立(1-cos)波状電界の前半の負電界増加時におけるC-202の歪がC-91Hの歪と同じ値になるようにC-202に印加する孤立(1-cos)波状電界の大きさを調整した結果である。図8と図9を比較するとスマート梁先端のオーバーシュートをかなり低減できていることがわかる。わずかに残っているオーバーシュートは孤立(1-cos)波状電界後半において、二種類の圧電セラミックスのヒステリシスの大きさの違いにより歪の大きさに差が生じることが原因と考えられる。そのため、スマート梁先端の変位またはC-91HとC-202の歪の値の差をフィードバックしてC-202の印加電界の大きさを決定するようにすれば完全にオーバーシュートを抑えることが可能であると考えられる。




図9 オーバーシュート抑制時のスマート梁の変形挙動

4. 結論

著者らが提案している、圧電材料の歪-電界関係の持つヒステリシスを利用した形状保持制御の際に発生する大きなオーバーシュートを低減する方法を提案し、その方法の有効性を実証した。

まず、ヒステリシスを利用した形状保持制御法の概念について紹介し、実際に圧電セラミック単体(ソフト型材、ハード型材)およびアルミ合金片持梁に貼り付けた圧電セラミック(ソフト型材)にパルス電界を印加し、印加後に電界を与えなくても歪や梁の変形が保持されることを確認した。ここで、圧電セラミックに印加する電界を大きくすると保持される歪の大きさも大きくなることやソフト材は比較的大きな歪が残留し保持できるがハード材はほとんど歪が残留しないことも示した。また、矩形パルス電界を印加すると圧電セラミックを貼り付けた梁は振動するが、孤立

(1-cos)波状のパルス電界を印加すると振動は抑制できることを示した。しかしながら、どちらの場合も最終形状となる前に大きなオーバーシュートが見られた。最後に、ソフト型圧電セラミックスを貼り付けたアルミ合金梁にさらにハード型圧電セラミックスを貼り付け、ソフト型材で発生するオーバーシュートをハード型材で抑制する方法を試験しその有効性を示した。

著者らが提案しているヒステリシスを利用した無／低電力形状保持制御法において、問題となっていたオーバーシュートを低減する方法を提案、実証でき、この無／低電力形状保持制御法の実用化に向け前進することができた。

謝辞

本研究は宇宙航空研究開発機構・宇宙科学研究所の H25 年度戦略的開発研究費「高精度大型宇宙構造システムの開発研究」の一環として行われたものである。ここに感謝の意を表する。

参考文献

- 1) Agnes, G.S., Dooley, J. and Laboratory, J. P.: Precision Deployable Structures Technology for NASA Large Aperture Missions, Space 2004 Conference and Exhibit, AIAA-2004-5899 (2004).
- 2) Higuchi, K. et al.: Structure of High Precision Large Deployable Reflector for Space VLBI (Very Long Baseline Interferometry), Proc. 50th SDM, AIAA-2009-2609 (2009).
- 3) Takahashi, T., et al.: The NeXT Mission, Proc. SPIE 7011 (2008), 70110O, doi :10 . 1117/12. 789640.
- 4) 大久保, 他 19 名: 大気球を用いた超高精度スマート構造システムの実証試験計画, 平成 21 年度大気球シンポジウム, (2009), pp.104-107.
- 5) Tanaka, H. and Natori, M. C.: Shape Control of Space Antennas Consisting of Cable Networks, Acta Astronautica, 55 (2004), pp. 519-527.
- 6) Ruggiero, E. J. and Inman, D.J.: Gossamer Spacecraft: Recent Trends in Design, Analysis, Experimentation, and Control, Journal of Spacecraft and Rockets, 43 (2006), pp. 10-24.
- 7) Hill, J. R., Wang, K. W., Fang, W. W., and Quijano, U.: Actuator Grouping Optimization on Flexible Space Reflector, Proc. SPIE 7977 (2011), 797725 pp. 1-12.
- 8) Bradford, S. C., Agnes, G. S., Bach, V. M., and Wilkie, W. K.: An Active Composite Reflector System for Correcting Thermal Deformations, Proc. 52nd SDM, AIAA 2011-1826 (2011), pp. 1-8.
- 9) Uchino, K.: Shape Memory Ceramics, Shape Memory Materials, Otsuka, K. and Wayman, C. M. (ed), Cambridge University Press, Cambridge, 1998, pp. 184-202.
- 10) Morita, T., Kadota, Y., and Hosaka, H.: Shape Memory Piezoelectric Actuator, Applied Physics Letters, 90 (2007), 082909 pp. 1-3.
- 11) Kadota, Y., Hosaka, H., and Morita, T.: Field-Induced Strain Memory with Non-180° Domain-Reorientation Control, J. Korean Phys. Soc., 57(4) (2010), pp. 902-906.
- 12) Ikeda, T. and Takahashi, T.: Feasibility Study of Shape Control with Zero Applied Voltage Utilizing Hysteresis in Strain-electric Field Relationship of Piezoelectric Ceramics, Proc. SPIE 8689, 86890C (2013) .
- 13) Ikeda, T., Takahashi, T., Uchida, T., and Ishimura, K.: Shape Retainment by Utilizing Hysteresis in Piezoelectric Ceramics,” Proc. 29th ISTS, 2013-c-40 (2013).