

# 航空宇宙技術研究所報告

TECHNICAL REPORT OF NATIONAL AEROSPACE LABORATORY

TR-1163

航空機搭載型光データバスの開発

真柳光美・滝沢 実・内田忠夫  
稲垣敏治・穂積弘毅・石川和敏

1992年6月

航空宇宙技術研究所  
NATIONAL AEROSPACE LABORATORY

# 目 次

1. はじめに .....	3
2. 光データバスシステムの基本設計 .....	4
2-1 基本設計の指針 .....	4
2-2 光データバスシステムの基本構成 .....	4
2-3 光データバスシステムの基本機能・性能 .....	4
(1) 光データバスシステム .....	5
(2) 各機器 .....	5
(3) 光伝送ユニット .....	8
3. ハードウェアの設計製作 .....	9
3-1 各機器の構成と機能・性能 .....	9
(1) 中央演算処理器（バス制御器） .....	9
(2) 入力端末器 .....	21
(3) 出力端末器 .....	28
3-2 光伝送ユニットの構成と機能・性能 .....	33
(1) 光送受信モジュール .....	33
(2) 光分岐・結合器（スターカップラ） .....	36
(3) 隔壁光コネクタ .....	37
(4) 多芯光コネクタ .....	37
(5) 単芯光コネクタ .....	37
(6) アダプタ .....	39
(7) 光ファイバケーブル .....	39
(8) 光伝送システムによる光減衰特性 .....	39
4. ソフトウェアの設計製作 .....	39
4-1 バス制御ソフトウェアの構成 .....	39
(1) スタティック動作 .....	40
(2) ダイナミック動作 .....	40
4-2 機能性能試験用ソフトウェア .....	40
(1) 中央演算処理器のバス制御ソフトウェア .....	40
(2) 入力端末器のバス制御ソフトウェア .....	42
(3) 出力端末器のバス制御ソフトウェア .....	44
4-3 エラーレート測定試験用ソフトウェア .....	44
(1) 中央演算処理器のバス制御ソフトウェア .....	46
(2) 入力端末器のバス制御ソフトウェア .....	46
(3) 出力端末器のバス制御ソフトウェア .....	46

5. 試作開発した光データバスシステムと	
その性能評価試験	49
5-1 試作開発した光データバスシステム	49
5-2 光伝送ユニットの単体評価試験	50
(1) 光送受信モジュール	50
(2) 光スターカップラ	52
(3) 各光伝送系統の光伝送損失と光伝送特性	52
5-3 光データバスの機能・性能試験用ソフト	
ウェアの評価試験	53
(1) 入出力信号ターミナル処理試験	53
(2) 光データバスの伝送試験	54
(3) エラー情報の保持試験	54
(4) バス伝送チャンネルの選択試験	54
(5) ARINC データ処理試験	54
(6) フレーム周期試験	54
(7) データのラップアラウンド試験	54
5-4 実験室レベルでの光データバスのエラー	
レート測定試験	54
5-5 環境試験	57
5-6 飛行試験	60
(1) 実験機の概要	60
(2) 光データバスのハーネス、装備	
および結線信号	60
(3) 飛行試験の方法	62
(4) 飛行試験結果	63
6. おわりに	68
参考文献	69
付録A 光データバスのエラーレート	
測定試験用プログラムリスト	71

## 略語の一覧表

A/D - IN :	Analog/Digital Converter - Input	MDS :	Microcomputer Developing System
AI :	Analog Input	MEM :	Memory
AIO :	Analog Input/Output	MEMORY I/O :	Memory Input/Output
ACK :	Acknowledge	MIL - STD :	Military Standard
ANALOG I :	Analog Input	MPRO :	Memory Protect
ARINC :	Aeronautical Radio INC.	MSB :	Most Significant Bit
ARIO :	ARINC Input/Output	NA :	Numerical Aperture
BC :	Bus Controller	NDP :	Numerical Data Processor
BCD :	Binary - Code Decimal	NBV :	Non Bus Vector
BIU :	Bus Interface Unit	NRZ :	Non - Return to Zero
BV :	Bus Vector	NVRAM :	Non - Volatile Random Access Memory
C :	Connector	OE :	Optical Electrical
CCB :	Channel Control Block	PC :	Personal Computer
CPU :	Central Processor Unit	PCM :	Pulse Code Modulation
CRT :	Cathode Ray Tube	PF :	Power Fail
CS :	Command Stack	PFIN :	Power Fail Interrupt
DB :	Data Block	PIC :	Programmable Interrupt Controller
DIO :	Discrete Input/Output	PIT :	Programmable Interval Timer
DOD - STD :	the Department of Defense Standard	PPI :	Programmable Peripheral Interface
DTT :	Data Transmit Time	P/S :	Parallel/Serial
EEPROM :	Electrically Erasable and Programmable Read Only Memory	PSU :	Power Supply
EMI :	Electro Magnetic Interference	PW :	Power
EMP :	Electro Magnetic Pulse	RAM :	Random Access Memory
EO :	Electrical Optical	RC/WC :	Read Control/Write Control
EOM :	End of Message	ROM :	Read Only Memory
EPROM :	Erasable Programmable Read Only Memory	RT :	Remote Terminal
FBL :	Fly By Light	R /W :	Read/Write
F/D :	Floppy Disk	SC :	Single - contact Connector
FP :	Frame Period	S/P :	Serial/Parallel
IEEE :	Institute of Electrical and Electronics Engineers	TF :	Terminal Flag
IRET :	Interrupt Return	USART :	Universal Synchronous Asynchronous Receiver Transmitter
KB :	Keyboard	UVEPROM :	Ultra - Violent Erasable and Programmable Read Only Memory
LED :	Light Emitting Diode	WDT :	Watch Dog Timer
MC :	Multicontact Connector		
MD :	Mode code Data		

## 航空機搭載型光データバスの開発\*

真柳光美\*<sup>1</sup> ・滝沢 実\*<sup>1</sup> ・内田忠夫\*<sup>2</sup>  
稲垣敏治\*<sup>2</sup> ・穂積弘毅\*<sup>2</sup> ・石川和敏\*<sup>2</sup>

# DEVELOPMENT OF AN ON-BOARD AIRCRAFT OPTICAL FIBER DATA BUS SYSTEM\*

Mitsuyoshi MAYANAGI\*<sup>1</sup>, Minoru TAKIZAWA\*<sup>1</sup>,  
Tadao UCHIDA\*<sup>2</sup>, Toshiharu INAGAKI\*<sup>2</sup>,  
Koki HOZUMI\*<sup>2</sup>, Kazutoshi ISHIKAWA\*<sup>2</sup>

### ABSTRACT

An optical fiber data bus system was developed to provide the necessary technological foundation to use on a fly-by-light (FBL) control system which will be required on future aircraft.

This data bus system was designed and built in accordance with the protocol and system organization requirements set forth in MIL - STD - 1553B (USAF). It is an on-board model comprised of a bus control unit, two remote terminal units, and an optical transmission unit having three optical transmitters/receivers, an 8:8 star coupler, a pressurized bulkhead optical connector, and three sets of fiber optic cables.

A single fiber optic cable is utilized as the data transmission medium, and employs a newly developed electrically passive/transmitting 8:8 star coupler and a pressurized bulkhead optical connector for optical coupling. New serial bus control and message handling techniques were also developed for the data bus. In addition, an electrical transmission line is provided to back up the optical fiber transmission line; thereby providing the necessary system reliability for testing the FBL control system.

Performance evaluations of the optical fiber data bus were conducted by testing the optical transmission units, and by conducting environmental, laboratory, and flight test, with results verifying suitable adaptability to the FBL control system.

Keywords : Guidance and Control, Fly-By-Light, Optical fibers, Data bus

---

\* 平成4年3月6日受付 (received 6 March 1992)

\*<sup>1</sup> 制御部 (Control Systems Division)

\*<sup>2</sup> 飛行実験部 (Flight Research Division)

## 概 要

将来の航空機の高性能化のため、フライバイライト (FBL) 制御システムの基盤技術として不可欠な光データバスシステムを製作し、各種評価試験を行った。

本光データバスシステム (オンボードモデル) は、米国の軍規格 (MIL - STD - 1553B, DOD - STD - 1773, MIL - STD - 1773) に準拠して設計製作されており、バス制御器 1 台、端末器 2 台 (入出力用) および光伝送ユニット (光送受信モジュール 3 個, 8 対 8 光スターカップラ 1 個, 隔壁多芯光コネクタ 1 個および光ファイバケーブル 3 セット) で構成されている。

本データバスの特徴は、伝送媒体として光ファイバケーブルを用い、光結合に電氣的にパッシブな透過方式の 8 対 8 光スターカップラ、隔壁光多芯コネクタ等の光コンポーネントを開発したことと、バス制御に CCB 方式を、端末器制御にマイクロプログラム方式を採用しそれに伴うバス制御ハードウェア技術を開発したことにある。また、光伝送ラインのバックアップ用として電気伝送ラインを併設し伝送システムの信頼性を確保することによって実験機の操縦システムへの組込みを可能なものとしている。

光データバスの特性評価は、光伝送ユニット単体試験、各種環境試験、実験室レベルの試験および飛行試験によって行った。FBL 制御システムに対する光データバスシステムの適合性をこれらの特性評価によって立証した。

## 1. はじめに

航空機の高性能化のため、飛行制御システムにおいては各種電子機器が装備され、これら電子機器の信頼性確保のための多重化とデータ交換等により非常に多くの入出力信号が使用され、その装備性と整備性の向上およびデータ伝送精度の改善等から電気データバスが用いられて来ており、電気データバス規格として民間機と軍用機に ARINC 429 (3)<sup>1)</sup>と MIL-STD-1553B<sup>2)</sup>が各々設定されている。

将来、航空機の高性能化がさらに進むとこれら電子機器とその入出力信号数はさらに増加し、各電子機器、各信号線および電源線等間で発生する電磁干渉 (EMI) 問題、多重化された系のある系統に故障が発生した時その故障が電氣的結合で他系統へ波及する故障波及問題、また、この様な電子機器を用いた航空機が落雷に出会うと機体に装備されている電気系統 (電子機器・信号線・電源線) が受ける電磁パルス (EMP) による電磁誘導 (衝撃電流、誘導電圧) 問題等が益々重要な問題となる。即ち、これらの電磁干渉、故障波及および電磁誘導等には、誤信号を発生させる要因があり、飛行制御システムの信頼性低下につながるためその対応が望まれる。また、信号数増加に伴う伝送速度の高速化および重量増を軽減するための軽量化等が望まれる。

これらの問題に対処するため、飛行制御システムを光化したフライバイライト (FBL) 制御システムは信頼性向上に有望であり、且つ、高性能化に適合するため、その研究開発<sup>3)~8)</sup>が各国で活発に行われている。特に、FBLの基盤技術となる光データバスは、十数年前からその研究開発<sup>9)~25)</sup>が各国で行われているが、いまだ航空機に実用化されていない。これは光ファイバ技術の信頼性が確立されていないことによるものと考えられる。従って、信頼性の確立と実用性の実証を早急に行う必要がある。

航空宇宙技術研究所においては、STOL 機<sup>27)</sup>の将来技術に関する研究の一環として操縦システムの光化とその信頼性の立証を目指した FBL の要

素研究<sup>28)~32)</sup>を実施しており、今回、航空機搭載型光データバス<sup>33)~36)</sup>を開発したのでその概要を報告する。

本光データバスの開発目的は、航空機の耐 EMI、耐 EMP、高性能化等にあり、これまでに実施した実験室レベルの光データバスの先行研究<sup>32)</sup>をベースに、航空機への搭載条件となる小型軽量化と耐環境性を主目標に開発を行い、実機による実環境下での飛行試験で信頼性を実証し、その適合性を立証することにある。

なお、光データバスのバス制御ソフトウェアは、光データバスの機能性能を評価する試験と信頼性を立証するためのエラーレート測定試験とに分けて開発している。

光データバスの性能評価は、光伝送ユニット単体試験、環境試験、実験室レベルでの試験および飛行試験により行う。光伝送ユニット単体試験では同ユニットの特性評価を行い、実験室レベルの試験では環境試験と飛行試験で実施困難な長時間のエラーレート測定について行い、環境試験では実機搭載に先立ち要求される各種環境条件の下で機能性能評価を行い、飛行試験では各種環境条件が混在している実環境 (複合環境) 下でのエラーレートの測定を中心に評価試験を行う。

本光データバスの主なる特徴は、現在、米国が電気データバス規格 MIL-STD-1553 B<sup>2)</sup>の光化と性能アップを図って提案されている光データバス規格 DOD-STD-1773<sup>25)</sup>のコマンドレスポンス、時分割多重伝送方式 (MIL-STD-1773)<sup>26)</sup>を採用し、伝送媒体として光ファイバケーブルを用い、光分岐結合器として電氣的にパツプなミキシングロッドを用いた透過方式の 8 対 8 光スターカップラ、隔壁光多芯コネクタ等の光コンポーネントの実環境下に適合する技術開発と、バス制御に CCB 方式を、端末器制御にマイクロプログラム方式を採用し、それに伴うバス制御ハードウェア技術の改良に主眼を置いている。また、光伝送ラインのバックアップ用として電気伝送ラインを併設し、2 重の冗長伝送系として伝送システムの信頼性を確保することによって実験機の操縦システムへの組み込みを可能なもとしている。

従って、本光データバスは、航空機用光データバスとしての汎用性と実験機の飛行制御システムへの装備性および飛行試験に必要な信頼性が確保されている。

本報告は、光データバスの基本設計、ハードウェアの設計製作、ソフトウェアの設計製作および性能評価試験等について述べる。

## 2 光データバスシステムの基本設計

### 2-1 基本設計の指針

光データバスの基本設計は、これまでに実施した実験室レベルでの光データバスの先行研究<sup>32)</sup>をベースに、実機搭載上必要な耐環境性、飛行制御システムへの組込みを考慮した装備性および飛行試験による実環境下での信頼性と実用性の立証を目標に進める。即ち、光データバスの基本設計の目標は、航空機への搭載条件（小型、軽量、耐環境性）を満たすこと、信頼性と実用性を効果的に立証すること等にある。

光データバスのシステム構成は、将来の飛行制御システムを予測し、それに対処して行う必要がある。

将来の飛行制御システムとしては、各飛行モードにおける飛行制御・運航を効率良く行うため非干渉制御則や4次元誘導等の演算処理・各種故障診断処理等を実行させるためのマルチコンピュータ、各種センサからの信号を処理して気流の状態量を出力するデジタル・エアデータコンピュータ、機体運動の状態量を出力する慣性航法装置、舵面を駆動するアクチュエータ制御用電子機器、パイロットの操縦性向上のため多量のデータを集積・処理する統合表示装置等の各種電子機器が必然的に装備されるものと考えられる。

従って、光データバスの開発は、これらの電子機器を全て取入れたシステム構成で行うことが望ましいが、システムの規模拡大に伴う開発費の増加は現実的な開発を困難なものとする。

今回の開発目的は航空機への搭載環境条件を満足させ、実環境下での光データバスシステムの信頼性と実用性を立証することにある。この目的が達成できるなら現実的な観点からは開発費の軽減

可能な最小規模のシステム構成を考える必要がある。

また、データ伝送方式としては、電子機器の増加に伴いインターフェース部のハード的な複雑化に対処でき、且つ伝送データ量の増加に伴い要求される伝送レート的高速化に適合する方式が望まれる。これらの要求に対応でき、光伝送方式として提案されているコマンドレスポンス方式（バス規格 DOD-STD-1773)<sup>25)</sup>を基本的に採用することにするが、開発費軽減の観点からバス規格 MIL-STD-1553 B<sup>2)</sup>に適合するハードウェアを用い、新規開発要素は最小限に押えることにする。

これらのことから、今回の光データバスの開発では、必要最小限のシステム構成とし、バス規格 MIL-STD-1553 B に適合するハードウェアを使用し、新規開発要素を最小限に押え、航空機への搭載条件（小型、軽量、耐環境性）と装備性を満足させ、光データバスの信頼性と実用性を立証することとし、これらを光データバスの基本設計の指針として設定する。

### 2-2 光データバスシステムの基本構成

光データバスシステムは、設計指針に従い最小限のシステム構成で行う。即ち、本光データバスシステムは、図1に示す様に、データの流れを制御するバス制御機能と航空機の飛行制御則演算処理機能を持たせる中央演算処理器1台、センサーからの各種入力信号の取込機能を持たせる入力端末器1台、アクチュエータやディスプレイ等への出力信号の送出機能を持たせる出力端末器1台、これら各機器間の結合を光信号で行うための伝送媒体と光送受信機能を持たせた光伝送ユニットおよび同伝送ユニット故障時のバックアップ用として併設する電気伝送ユニットにより構成する。

### 2-3 光データバスシステムの基本機能・性能

本節では、光データバスシステムの機能・性能を(1)システムとして全般的なものとして(2)各機器単体としてのものおよび(3)光伝送ユニットとしてのものに分けて以下に示す。






図1：光データバスシステムの基本構成

### (1) 光データバスシステム

本光データバスシステムは、前節の設計指針で示した様に、バス規格MIL-STD-1553Bを基本的に採用する。

表1は、このバスの機能・性能を一括して示したものであり、その概要を以下に示す。

#### 1) 光データバスの制御方式：

コマンドレスポンス方式を採用するが、制御プログラム自体はCCB化してRAMに格納し、その制御プログラムの指令の下でバス制御を行う。このCCB方式を用いることによってデータバスの制御効率を著しく向上させている。

#### 2) 各端末器の制御方式：

ファームウェアを採用し、各端末器自体が各状況に基づいて行う論理判断処理は、マイクロプログラム化によりROMに格納されたプログラムを用いて行われる。

#### 3) 伝送方式：

本光データバスのデータ伝送方式は、バス規格MIL-STD-1553B<sup>2)</sup>をベースに表1(1)3)に示す①～⑧の事項で規定される。

#### 4) データ伝送方向：

MIL-STD-1553Bのバス規格と同様①～③の3種の方向へデータを伝送する。

#### 5) モードコマンド：

モードコマンドは、MIL-STD-1553Bのオプションから採用し、表2に示す様に13種ある。

### 6) 伝送ケーブル

伝送ケーブルは、光データバスの各機器間の信号伝送媒体として使用されるものであり、光伝送ユニットに用いられる光ファイバケーブルと、同伝送ユニット故障時に作動し電気信号で伝送機能を果たすバックアップ用電気伝送ケーブル（MIL-STD-1553B 適合）から成る。

#### ①光ファイバケーブル

#### ②電気ケーブル（シールド・ツイスト・ペア・ケーブル）

なお、本データバスシステムは、光伝送部の光分岐結合による特性劣化と送受信回路の複雑さをさけるため送信用と受信用に別々の光ファイバを使用し、送信時には受信が、受信時には送信ができない半2重通信方式を採用する。

### (2) 各機器

光データバスのシステム機器としては、バス制御機能を有する中央演算処理器、バスへ入力信号を取込む機能を有する入力端末器およびバスからの出力信号を送出する機能を有する出力端末器があり、これら各機器の基本機能を以下に示す。

中央演算処理器は、飛行制御システム内の各種飛行制御電子機器間のデータ伝送を光学的に行う光データバス上のデータの流れを管理するため、データの送受信を実行する各端末器へコマンドワードを送信し、各端末器が応答するステータスワードをチェックすることによりデータ転送が正常に行われていることを判断するバス制御器（BC）と

表1：光データバスシステムの性能仕様

(1)光データバス	
1)バス制御方式	: コマンドレスポンス方式(CCB方式)
2)端末器制御方式	: マイクロプログラム方式
3)伝送方式	
①Bit Priority	: MSB
②Modulation	: PCM
③Data code	: マンチェスタコード
④ワード長	: 20ビット/ワード
⑤ワード形式	: 同期(3)+データ(16)+パリティ(1)
⑥ワードの種類	: コマンド, ステータス, データ
⑦伝送速度	: 1 M ビット/sec
⑧データワード数	: 32ワード
4)データ伝送の方向	
①中央演算処理器(BC)	→ 入出力端末器(RT)
②入出力端末器(RT)	→ 中央演算処理器(BC)
③入出力端末器(RT)	→ 入出力端末器(RT)
5)モードコマンド	: MIL-STD-1553B に準拠
6)伝送ケーブル	
①光ファイバケーブル(最長: 80 m)	1 ch
②電気ケーブル(最長: 30 m)	1 ch
(2)外部への入出力信号	
1)中央演算処理器	
: ディスクリット入出力信号 (DI/O)	8/8 ch
: アナログ入力信号 (AI), ( $\pm 10$ V)	10 ch
2)入力端末器	
: ディスクリット入出力信号 (DI/O)	56/24 ch
: アリンク入出力信号 (ARINC I/O)	2/1 ch
3)出力端末器	
: ディスクリット入出力信号 (DI/O)	24/10 ch
: アナログ入出力信号 (AI/O), ( $\pm 10$ V)	7/3 ch
: アリンク入出力信号 (ARINC I/O)	2/1 ch
4)各機器共	: PC-9801 入出力信号 (RS-422) 1 ch
(3)CPU, BIU 共通ボードのメモリ容量	
1)CPU	: 16ビットV-30(NEC), clock: 5 M Hz, ROM: 32 KW (但し、BC: ROM: 64 KW), RAM: 8 KW
2)BIUのバッファRAM	: 4KW (1 W: 16 bit)
(4)各機器の寸法(W×H×D): 126×193×319(mm), 質量: 10 kg 以下	
(5)電源 (各機器共) : DC 28 V ( $\pm 1_0$ V), 3 A	
(6)耐環境性: MIL-STD-810 C 及び MIL-STD-461 A CLASS A1 に基づく試験にパスする性能	

しての機能を持つ唯一の機器である。本機器は如何なる時点においてもデータバスシステム内に存在させなければならない。また、バス制御以外に航空機の飛行制御に必要な各種飛行制御則演算処理等の機能を与えることが出来る。

入力端末器は、サブシステム機器から送出される信号を入力として取込み、中央演算処理器(バス制御器)から発信するコマンドワードに従ってデータの送受信と自機器のステータスの送信を行


う端末器である。

出力端末器は、中央演算処理器(バス制御器)からのコマンドワードに従ってデータの送受信と自機器のステータスの送信を行うと共にサブシステム機器へ各種出力信号を送出する機能を有する。

各機器の内部構成は、図2に示す様に、②CPU、③BIU等の共通ボードとDISCRETE、ANALOG、ARINC等の信号処理専用ボードから成り、①～⑥内で最大6ボードまで拡張できる。

表 2 : モードコードの指定 (Assigned Mode Codes)

T/R bit	MODE CODE	FUNCTION	ASSOCIATED DATA WORD	BROADCAST COMMAND ALLOWED
1	00000	DYNAMIC BUS CONTROL	NO	NO
1	00001	SYNCHRONIZE	NO	YES
1	00010	TRANSMIT STATUS WORD	NO	NO
1	00011	INITIATE SELF TEST	NO	YES
1	00100	TRANSMIT SHUTDOWN	NO	YES
1	00101	OVERRIDE TRANSMITTER SHUTDOWN	NO	YES
1	00110	INHIBIT T/F BIT	NO	YES
1	00111	OVERRIDE INHIBIT T/F BIT	NO	YES
1	01000	RESET REMOTE TERMINAL	NO	YES
1	10000	TRANSMIT VECTOR WORD	YES	NO
1	10001	SYNCHRONIZE	YES	YES
1	10010	TRANSMIT LAST COMMAND	YES	NO
1	10011	TRANSMIT BIT WORD	YES	NO



但し、**C** : 単芯コネクタ  
**M.C** : 多芯コネクタ

図 2 : 光データベースシステム機器の内部構成

各機器の基本性能は以下に示す。

1) 各機器のメモリ容量：

各機器のCPUは、NECのS-03 CPUを採用することにより下記メモリを有している。

CPUのROM：32kW, RAM：8 kW

但し、BCのROM：64kW

BIUのバッファRAM：4 kW (1W：16 bit)

2) 各機器の寸法，質量：

126(W)×193(H)×319(D)mm

10kg

3) 各機器の電源：

DC 28 V (±!), 3 A

4) サブシステム機器への入出力信号：

中央演算処理器：

ディスクリット入出力信号 (DIO)：8/8 ch

アナログ入力信号 (AI)：10 ch

入力端末器：

ディスクリット入出力信号 (DIO)：56/24 ch

アリンク入出力信号 (AR)：2/1 ch

出力端末器：

ディスクリット入出力信号 (DIO)：24/10 ch

アナログ入出力信号 (AIO)：7/3 ch

アリンク入出力信号 (AR)：2/1 ch

各機器共 PC-9801 入出力信号 (RS-422)：1 ch

(3) 光伝送ユニット

光伝送ユニットは、図3に示す様に、各機器に装着され光信号の送受信機能と電気/光と光/電気変換機能を有する光送受信モジュール3個、光信号の分岐・結合機能を有する8対8スターカップラ（光分岐結合器）1個、実用上の装備性から機内与圧の有無で仕切られる室間の光信号結合用アダプタとしての隔壁多芯光コネクタ1個、8対8光スターカップラと光ファイバを結合する16芯光コネクタ1個、隔壁光コネクタと光ファイバを結合する4芯光コネクタ2個、単芯光コネクタ14個、単芯光コネクタ同士を結合させるアダプタ4個および光ファイバ（No.1, No.2, No.3）3セットで構成する。ただし、この光スターカップラは、実用性の見地から入出力ポート数を8対8（16芯）で製作するが、実際に結合する機器が3台であるため、実装3対3ピンの多芯光コネクタと結合する。

なお、実機への実装上の融通性を考慮し、与圧隔壁多芯光コネクタから先の伝送路は、単芯光コネクタの結合を組替えることによって切離しが可能である。

本光伝送ユニットの基本性能については、3-2節で示す。




図3：光伝送ユニットの構成

### 3. ハードウェアの設計製作

光データバスシステムは、基本的に中央演算処理器（バス制御器）1台、入力端末器1台、出力端末器1台および各機器を結合する光伝送ユニットで構成されており、これら各機器は、バス規格 MIL-STD-1553 B のプロトコルに従ってデータの送受信を行わせるから、そのハードウェアは機能上共通部分が多くなる。また、設計製作およびメンテナビリティ等のコスト的な配慮からもハードウェアの共通部分を積極的に多く設ける必要がある。

これらの事から、各機器は図2に示した様に6枚のボードで構成されており、これら各ボードの詳細については、以下に示す。

#### 3-1 各機器の構成と機能・性能

##### (1) 中央演算処理器（バス制御器）

中央演算処理器ハードウェアの基本構成は、図2に示した様に①：予備、②：CPU、③：BIU、④：MEMORY、⑤：ANALOG I、⑥：PF DETECTの6枚のボードと光送受信モジュールから成り、各ボードは図4に示す機能系統図に沿って各々作動する。中央演算処理器の性能は一括して表3に示す。

中央演算処理器と光データバスラインとのデー

タの送受信は光送受信モジュール経由でBIUボードによって行われる。以下、各ボードの機能の概要を示す。

##### 1) CPU ボード

CPUボードには、基本設計の指針に従って耐環境性のあるシングルボードコンピュータ S-03<sup>37)</sup>を採用する。本ボードは NEC 製16ビット V-30 CPUを5MHzで使用したものであり、図5に示す様に大別してCPUグループ、メモリグループ、I/Oグループおよび各々を結合する要素から成り、下記の要素機能によって作動する。

##### CPU, NDP

- シリアル・インターフェース (RS-422) × 1
- パラレル・インターフェース (8 bit) × 2
- タイマ/カウンタ (16 bit) × 2
- 割込み制御 15レベル
- システムバス (IEEE796 準拠) 制御
- パリティ付メモリ制御

これら各要素の機能の概要を以下に示す。

CPUは、 $\mu$ PD70116を用いており、16ビット・アーキテクチャ、16ビット・データバスを備えた CMOS16ビット・マイクロプロセッサである。このマイクロプロセッサの特徴はビット処理や多桁のパック (Packed) BCD 演算、高速乗除算、可変ビット・フィールド操作命令等を含む強力な命令セットを有し、特に、高速演算のために乗除回




図4：中央演算処理器の機能系統図

表3：中央演算処理器の性能

NO.	項目	性能
1.	CPUボード	
a.	語長	16ビット
b.	メモリ	ROM 64 KW/RAM 8 KW
c.	I/O	シリアルインターフェース 1 ch DI/O 8ビット×2 ch
2.	バスコントローラ	
a.	制御方式	コマンドレスポンス方式 (CCB方式)
b.	端末制御方式	マイクロプログラム方式
c.	伝送方式	
	符号化方式	マチェスタコード
	ワード長	20ビット/ワード
	ワード形式	同期(3)+データ(16)+パリティ(1)
	ワードの種類	コマンド, ステータス, データ
	伝送速度	1Mビット/sec
	データワード数	32ワード
d.	伝送方向	BC $\longleftrightarrow$ RT, RT $\longleftrightarrow$ RT
e.	モードコマンド	MIL-STD-1553Bに準拠
3.	メモリボード	
a.	メモリ	RAM 8KW, NVRAM 512W
4.	ANALOG I ボード	
a.	チャンネル数	10 ch
b.	分解能	11ビット+Sign
	変換精度	$\pm 0.05\%$ (FS) at 25°C
	変換速度	75 $\mu$ sec (S/H 時間を含む)
	入力電圧範囲	$\pm 10$ V
	プログラムインタ	0232 <sub>H</sub>
	ーフェース	┌ビット 7: 変換スタート(SOC) └ビット 0~3: チャンネル指定
	I/O アドレス	0234 <sub>H</sub>
		┌ビット 0: 変換終了(EOC) └ビット 4~15: データ
5.	PF DETECT ボード	
a.	NVRAM 再書込み時間	10 msec (電源ダウン時)
6.	電源	
a.	入力電源	DC 28 V ( $\pm \frac{1}{8}$ V)
b.	出力電源	+5 V, $\pm 15$ V
7.	機器の寸法, 質量	
a.	筐体寸法(W×H×D)	126×139×319 (mm)
b.	筐体質量	10 kg 以下
c.	ボード寸法(W×H)	233.35×160 (mm)
d.	ボード質量	1 kg 以下
8.	環境性能	MIL-E-5400T クラス1B に準拠
a.	温度	-40°C~+55°C(+71°C 30分間欠)
b.	湿度	95 % RH 以下
c.	高度	0~4,572 m (15,000ft)
d.	振動	5G 5~2,000 Hz (防振台: 有り)
e.	衝撃	15G, 11ms
9.	電磁適合性性能	MIL-STD-461B クラスA1に準拠
10.	電源適合性性能	MIL-STD-704D に準拠




図5：CPUボードの機能系統図

路および実行アドレス計算回路がハードウェアで内蔵されていると共に内部デュアルバス方式が採用されている。

NDPは、μPD70116のコ・プロセッサとして用いる場合、CPUと直接接続することによりCPUのキューステータスラインの働きでCPUと同期して命令のフェッチとデコードを行う。また、NDPはホストCPUのリクエスト/アクノリッジ線（1本）を使ってデータ転送時にバスの制御を行う。

シリアル・インターフェースは、シリアル・インターフェース・コントロールユニットとしてμPD71051を用い、CPUからの並列データは直列データに変換して外部へ出力し、外部からの直列データを受信し並列データに変換してCPUへ送る送受信機能（USART）を有している。

パラレル・インターフェースは、PPIとしてCMOSパラレル・インターフェースユニットμPD71055を用い、3個の入出力ポート（A、B、C：各ポート共8ビット）の内1ポート（B）はCPU内部の制御に使用し、残りの2ポートを利用する。外部とのインターフェースに必要なバッ

ファはボード上に搭載されており、バッファの入出力方向はジャンパにより切換えられる。

なお、Aポートはバイト単位で、Cポートは1ビット単位で切換可能である。

タイマ/カウンタとしては、3個の独立した16ビットのタイマ（カウンタ）が使用できるプログラマブル・インターバル・タイマ（PIT：μPD71054）を用いるが、この内の1個はシリアル・インターフェース・コントロールユニット（μPD71051）のボー（Baud）レート・クロックとして使用される。

割り込み制御（PIC）としては、CPUにインタラプト・コントロール・ユニット（μPD71059）が2個実装されており、1個がマスタ、他の1個がスレーブとして使用される。本CPUボードはノン・バス・ベクトル（NBV）割り込みと、バス・ベクトル（BV）割り込みの2種の割り込みモードをサポートしている。

NBV割り込みの場合は、マルチ・バス側からの8レベル、CPUボード上の割り込みを加算すると合計15レベルの優先割り込み制御が可能である。

BV割り込みは、最大64レベルまでの優先割り込み

制御が可能である。

システムバス (IEEE796 準拠) 制御としては、図5に示す様に、CPU ボード内の内部バス、I/O やメモリを拡張する時に CPU との緊密な接続に用いるローカルバスおよび IEEE 796 BUS を採用したシステムバスの3種類に分けられるバスがあり、これらのバスを用いて伝送が行われる。

パリティ付メモリ制御としては、CPU ボード上に全て8ビットに対して1ビットのパリティビットを有するメモリ用の6個のソケット (28ピン IC) が実装されており、これらのソケットは下位アドレス側 (3個) と上位アドレス側 (3個) の2つのグループに分けられ、これら3個のソケットはそれぞれ偶数バイト用、奇数バイト用、パリティビット用に使用する。メモリは UVEPROM, EPROM, RAM の何れかを選択できるが、V-30 CPU はパワーオンで FFFF0 番地から実行を開始するため上位の3個はROMでなければならない。

また、CPU ボードには、1バイトに対し1ビットのパリティ生成、チェック機能があり、パ

リティチェックエラー発生時に割込み信号を発生することが可能である。

2) BIU ボード

BIU ボードは、2重冗長系の MIL-STD-1553B のバス制御器 (BC) または端末器 (RT) として動作する。

動作モード (BC/RT) の指定は、サブシステムのホスト・プロセッサによりコントロールされる。また、本インターフェースボードは、IEEE796 バス仕様に適合している。本 BIU ボードの機能系統図を図6に示す。各要素の機能の概要を以下に示す。

バッファ RAM :

BIU は、4 K×16 bit のバッファ RAM を有し、BIU とサブシステムのホストプロセッサ間でのデータの送受信に使用する。また、バッファ RAM はホストプロセッサから見るとマルチバス上に接続された外部メモリとしてアクセスでき、メモリアドレスは BIU 内のジャンパーにより設定される。




図6 : BIU ボードの機能系統図



ダブルバッファリング：

バッファ RAM は、ダブルバッファ構成（4 K×2：バッファ A、B と呼ぶ）となっており、データベース側のメッセージ送受信にバッファ A を使用している時はホストプロセッサはバッファ B をアクセスし、逆にデータベース側のメッセージ送受信にバッファ B を使用している時はホストプロセッサはバッファ A をアクセスする。

ダブルバッファリング機能によりユーザプログラムからのデータ入出力は容易となり、プログラムの効率を向上させる。

ダブルバッファの切換え状態にもかかわらず、ホストプロセッサ側からはバッファ RAM の全てのエリアに対してアクセス可能であり、ダブルバッファリングを使用しない応用も可能である。

BUS トランシーバ：

BUS トランシーバは、MIL-STD-1553B に規定される信号と BIU 内部のロジック信号の間において送受信のコントロールを行う機能を有している。

プロトコルコントローラ：

プロトコルコントローラは、MIL-STD-1553B デュアル冗長系の BC および RT として、

シグナルデテクタ、モードコード処理、データ送受信およびホストインターフェースコントロール等の一連の制御を行う。

3) MEMORY ボード

本ボードは、8 kワードのスタティック RAM と 512ワードの不揮発性 RAM (NVRAM) メモリで構成されている。その機能系統図を図 7 に示す。なお、これらのメモリは図 8 に示す位置に割り当てられており、以下の用途に用いられる。即ち、スタティック RAM は中央演算処理器のデータメモリとして用いられ、不揮発性 RAM は中央演算処理器の電源断時の情報保持、故障情報の保持、オートリスタート時のレジスタ保持等に用いられる。

4) ANALOG I ボード

本ボードは、10チャンネルの A/D コンバータ部と 8チャンネルのディスクリット入力部から成り、I/Oバスはマルチバス仕様に適合させている。図 9 に本ボードの機能系統図を示す。

A/D コンバータ部は、サブシステム機器からのアナログ信号をデジタル信号に変換するもので、図 10 に示す様に、フィルタ、マルチプレクサ、サンプルホールド、A/D コンバータ、出力バッファの各回路で構成されており、表 2 に示した性能を有している。




図 7：MEMORY ボードの機能系統図

ディスクリット入力部には図11に示す様にフォトカップラが用いられており、ディスクリット入力はCPUのI/O命令により入力される。

5) 動作原理

BIU ボードは、下記①～⑤の各動作に基づいて作動する。

①モードコード：

BIUがサポートするモードコードは、表2に示




図8：メモリマップ

したモードコードであり、RTモードの時にこれらのモードコマンドを受信するとモードコマンド割込みを発生する。

各モードコードは以下に示す機能を有する。

1) DYNAMIC BUS CONTROL：

1553バスの制御権を指定したRTに引渡す機能を有する。即ち、バス制御器がバス制御器としての機能を指定したRTに委譲する時に使用する。バス制御器はRTからの応答ステータスのビット14が“1”の時、直ちにRTとして機能する。BIUをRTからBCモードに切り換えるために、このモードコマンドの割込み後、ユーザプログラムにて切り換え処理を行う。

2) SYNCHRONIZE：

RTの同期化を行う機能を有する（内部タイマのリセット、シーケンスの起動等）。また、受信したRTはステータスを送信する。BIUはモードコマンド割込みを発生するので、ユーザプログラムにて同期処理を開始できる。

3) TRANSMIT STATUS WORD：

RTに対し、このコマンドの直前のバリッドコマンドに対するステータスワードを送信させる機能を有する。このコマンドはステータスワードの




図9：ANALOG Iボードの機能系統図




図10：A/Dコンバータ部の機能ブロック図




図11：ディスクリート入力部の機能ブロック図

状態を変化させない。

#### 4) INITIATE SELF TEST :

RTは、ショートループテストにより常にSELF TESTを実行しており、その結果をステータスワードの中のTFビットのセットまたはリセットによって表示している。従って、RTは、本コマンドに対してステータスワードを送信するのみである。

#### 5) TRANSMIT SHUTDOWN :

本コマンドを受取ったRTは、本コマンドを受取った側と反対側のバスに接続されたトランスミッタをシャットダウンする。即ち、故障したTransmitterをデータバスから切り離す目的で使用する。このモードの解除にはOVERRIDE TRANSMITTER SHUTDOWNを使用する。

#### 6) OVERRIDE TRANSMITTER SHUTDOWN :

前項のTRANSMIT SHUTDOWNコマンドによりシャットダウンしているTRANSMITTERに送信機能を与えるためこのモードコマンドで上記コマンドを解除する。

#### 7) INHIBIT TF Bit :

RTは、本コマンドによりステータスワードの

TFを“0”にし、ステータスワードを送信する。

#### 8) OVERRIDE INHIBIT TF Bit :

RTは、本コマンドにより、前項のコマンドでインヒビットされたTFを解除する。

#### 9) RESET REMOTE TERMINAL :

RTは、本コマンドにより、ステータスを送信後、電源投入時の初期状態になる。

#### 10) TRANSMIT VECTOR WORD :

RTに対し、ステータスワードとサービス要求情報を含むデータワードを送信させる機能を有する。

#### 11) SYNCHRONIZE with DATA :

RTは、本コマンドにより1ワードのデータを含む同期化コマンドを受信し、ステータスを送信する。

#### 12) TRANSMIT LAST COMMAND WORD

RTは、本コマンドにより、ステータスワードと1ワードのデータワードを送信する。このデータワードには、本コマンドを受信する以前のラストコマンドワードを含ませる。

#### 13) TRANSMIT BIT WORD :

RTは、本コマンドにより、Built-in-TestワードとステータスワードをBCへ送信する。ために

使用する。

14) ILLEGAL MODE CODES :

RTは、表2に示す以外のモードコードを受信すると、イリーガルモードコードとしてステータスワードのメッセージエラービットをセットしてステータスワードを送信する。

②メッセージフォーマット :

メッセージフォーマットはMIL-STD-1553Bにより、ステータス・ワード・フォーマットは図12

に示すワードフォーマットを使用し、BIT・ワード・フォーマットは図13に示すフォーマットを使用する。

③BC動作 :

BIUは、BIUモードセット命令によるBCモードの選択でBCとして動作する。

BCデータバッファ :

BCモードでは、BIU内の4k×16ビットのRAMがBCのデータバッファとして使用される。




図12：ワードフォーマット





図13：BITワードフォーマット

このバッファは、図14に示す様にバッファAとBのダブルバッファ配置による構成とし、連続したデータを格納する。これらのデータは、図15に示す様にバッファの切換えで送信される。バッファの切換えは、BIUモードセット命令により行われ、この命令が出されると現在のデータブロック転送が終了した時点で切替が行われる。バッファの切替わりの確認は、BIUステータスを読取って行う。

BCの動作：

ホストプロセッサから出力されるBIUスタートBC命令により、データブロックの処理を開始する。本命令を受取るとBCは次の動作をする。

- 1) 1553 Bデータベースを通してデータブロック(DBOAまたはDBOB)のメッセージを転送する。
- 2) 転送終了判定のため、メッセージ数を格納したBCメッセージCounterのカウンタ数が



XX ; アドレス (20 bit) NO 上位7 bit をストラップにて任意に設定可能。  
XΔ : XX + 1 の値となる。

図14：BCデータバッファ配置




図15：バッファの切換え

ら1を減らす。

- 3) 全メッセージの転送終了まで上記1), 2)を繰返し, 最後にEOM 割込みを行う。

BC データブロックの構成:

BC データブロックは, コントロールワードと1553 B データバスに送出されるコマンドおよびデータで構成され, ホストプロセッサによりBIUバッファRAMにロードされる。1553Bデータバスに送信された最後のワード(データまたはコマンド)はループテストの結果としてデータブロックの次のロケーションに付加される。また, 1553B データバスから受信したステータスワードまたはデータワードはそのデータブロックに引続き付加される。

1) データブロックフォーマット

データワード, コマンドワードおよびモード

コマンドは, 1553 B データバスへ出力されるものと同一フォーマットでバッファRAMへストアされる。

2) コントロールワードフォーマット

図16に示すフォーマットを使用する。


ショートループ・テスト:

メッセージ中の最後に送信されたワードを1553 B エンコーダ/デコーダを通しループバックし, 比較することによる1553Bバス回路の試験を実施する。

なお, エラーを検出するとホストプロセッサに対しループエラー割込みおよびEOM 割込みを発生し停止する。

BC タイムアウト:

送信あるいは受信RTの故障によりステータスの返送がない場合はホストプロセッサに対しタイ



N0	Mode CMD	Broadcast CMD	RT to RT CMD	Message Category
0	0	0	0	RT to RT CMD, RT to BC CMD
1	0	0	1	RT to RT
2	0	1	0	BC to RTs
3	0	1	1	RT to RTs
4	1	0	0	BC to RT, RT to BC
5	1	0	1	(INHIBIT)
6	1	1	0	BC to RTs only
7	1	1	1	(INHIBIT)

図16: コントロールワードフォーマット

ムアウト割込みを発生し停止する。BC タイムアウト時間は14μsecである。

④RT 動作：


BIUは、電源オン時またはBIUモードセット命令によるRTモードの選択でRTとして動作する。

リモート・ターミナル・データ・バッファ：

RTモードでは、BIU内の4k×16ビットのRAMがRTのデータバッファとして使用される。このバッファは、図17に示す様にダブルバッファ

配置による構成とし、BCから転送される1553 Bコマンドを格納するための連続した16ワードコマンドスタック (CS) エリアと送受信データを格納するデータブロック (DB) エリアおよびBCから転送されるモードコードデータを格納するモードコードデータ (MD) エリアから成る。データの転送は、図18に示す様にバッファの切換えで送信される。

バッファの切換えは、BIUモードセット命令に



XX ; アドレス (20bit) は、上位7ビットをストラップにて任意に設定可能。  
 XΔ ; XΔ = XX + 1

図17：RT データバッファ配置

より行われ、この命令が出されると現在のデータブロック転送が終了した時点で切替が行われる。バッファの切替わりの確認は、BIU ステータスを読取って行う。

RTの作動は、BCから送信されるコマンドワードの受信後に行われる。即ち、下記の動作が行われる。

- 1) コマンドワードをRT Command Register にストアする。
- 2) コマンドワードのT/Rビットとサブアドレスビットで指定されるデータブロックにデータの転送を行う。
- 3) データの転送が終了すると、RT Command Register にストアされたコマンドワードのMSBにエラービットを付加しそれをコマン

ドスタックに格納する。

- 4) RxEOM 割込みまたは TxEOM 割込みを発生する。

RT TO RT 転送タイムアウトは、本BIUがRT TO RT 転送において受信RTとして動作している時、送信側のRTが故障した場合、メッセージが受信できないためにタイムアウト割込みおよび RxEOM 割込みを発生する。

ショートループ・テストは、メッセージ中の最後に送信されたワードを 1553 B エンコーダ/デコーダを通しループバックし、比較することによる 1553B バス回路の試験を実施する。

なお、エラーを検出するとループエラー割込みおよび Tx/RxEOM 割込みを発生すると共に 1553 B ステータスワード中のターミナルフラグビット




図18：RT バッファの切換え



をセットする。

⑤BIU/ホストプロセッサ・インターフェース：

BIUのジャンパー

I/Oアドレス・ジャンパー：

I/Oアドレスは図5に示したマルチバスのアドレスビット4～11のジャンパー接続によって選択する。

メモリアドレス・ジャンパー：

メモリアドレスは上記ジャンパーと同様にマルチバスのアドレスビット13～19のジャンパー接続によって選択する。

割込みレベル・ジャンパー：

割込みレベルはマルチバスの割込み線0～7の内1本をジャンパーにより選択する。

RTアドレス・ジャンパー：

RTアドレス(0～30)はBIUボード上のジャンパー又はP2コネクタのアドレスラインのジャンパーにより選択する。

(2) 入力端末器

入力端末器のハードウェア構成は、図2に示した様に、①：予備、②：CPU、③：BIU、④：DISCRETE I/O、⑤：ARINC I/O、⑥：予備の6枚のボードと光送受信モジュールから成り、各

ボードは図19に示す機能系統図に沿って各々作動する。ここで、ARINC I/Oボードは電気バス規格：ARINC 429<sup>1)</sup>の入出力信号処理用ボードである。入力端末器の性能は一括して表4に示す。入力端末器と光データバスラインとのデータの送受信は光送受信モジュール経由でBIUボードによって行われる。以下、各ボードの機能の概要を示す。

1) CPU ボード

本CPUボードはバス制御器のCPUボードと全く同じものであるからここでは省略する。

2) BIU ボード

本BIUボードはバス制御器のBIUボードと全く同じものであるからここでは省略する。

3) DISCRETE I/O ボード

本ボードは、新規に開発したものであり、48チャンネルのディスクリット入力と、24チャンネルのディスクリット出力の合計72チャンネルの入出力信号を処理させるから3個のμPD-71055Cを使用している。各ポート共、入力および出力ポートとして使用可能であるから予め初期設定で入出力の設定をしておく必要がある。なお、本ボードのI/Oバスはマルチバス仕様に適合させている。




図19：入力端末器の機能系統図

本ボードは表4に示した性能を有しており、その機能系統図を図20に示す。サブシステム機器からのディスクリット入力信号は、図21(a)に示すディスクリット入力ブロック機能によって取込まれる。

サブシステム機器へ送出するディスクリット出力信号は、同図(b)に示すディスクリット出力ブロック機能によって送出される。

動作原理：

サブシステム機器へのディスクリット入出力信

号は、CPUボードのプログラムコントロールによって実行できる。プログラミングの命令セットは、8086命令セットによる。

パラレル I/O LSI として使用する  $\mu$  PD71055C は、マイクロコンピュータシステム用のプログラムブルなパラレルインターフェースユニットであるからその初期設定で入出力の設定が行える。 $\mu$  PD71055C は、図22に示す機能ブロック図から判る様に3組の8ビット入出力ポートで構成されている。

表4：入力端末器の性能

NO.	項目	性能
1.	CPUボード	
a.	語長	16ビット
b.	メモリ	ROM 32 KW/RAM 8 KW
c.	I/O	シリアルインターフェース 1 ch DI/O 8ビット×2 ch
2.	バスコントローラ	中央演算処理器と同じ (表3参照)
3.	DISCRETE I/Oボード	
a.	チャンネル数	48 ch
	入力	24 ch
	出力	
b.	入出力インターフェース	TTL
4.	ARINC I/Oボード	
a.	入/出力チャンネル数	2/2 ch
b.	入出力インターフェース	ARINC-429
c.	転送速度	100 kb/s
d.	入力電圧範囲	+ 9 V ( $\pm 4V$ ) 0 V ( $\pm 2.5V$ ) - 9 V ( $\pm 4V$ )
	• Hi	
	• Null	
	• Low	
e.	データエラー検出	パリティエラー/WDT
f.	出力信号レベル	+10 V ( $\pm 1V$ ) 0 V ( $\pm 0.5V$ ) -10 V ( $\pm 1V$ )
	• Hi	
	• Null	
	• Low	
5.	電源	
a.	入力電源	DC 28 V ( $\pm \frac{1}{8} V$ )
b.	出力電源	+5 V, $\pm 15 V$
7.	機器の寸法, 質量	中央演算処理器と同じ (表3参照)
8.	環境性能	中央演算処理器と同じ (表3参照)
9.	電磁適合性性能	MIL-STD-461B クラスA1に準拠
10.	電源適合性性能	MIL-STD-704D に準拠

データリード：

データリードは、CPUのI/O命令により動作する。DISCRETE I/Oポートの指定およびμPD71055C 入出力ポートの指定はポートアドレスにより行われる。従って、サブシステム機器からの48チャンネル入力信号は、CPUがI/O命令を実行するとポートアドレスによりDISCRETE I/OポートとμPD71055C 入力ポートが指定され、データは制御信号ACK, R/Wのシェイクハンドにより対応したディスクリート入力データを図20

に示したDI レシーバを介して71055データバッファに入力され、それがCPUに入力される。

データライト：

データライトは、CPUのI/O命令により動作する。DISCRETE I/Oポートの指定およびμPD71055C 入出力ポートの指定はポートアドレスにより行われる。従って、サブシステム機器への出力は、以下の順序で行われる。CPUがI/O命令を実行するとポートアドレスによりDISCRETE I/OポートとμPD71055C 出力ポートが指定され、




図20：DISCRETE I/Oボードの機能系統図




図21：ディスクリート入出力部の機能ブロック図

データは制御信号 ACK, R/Wのシェイクハンドにより対応したディスクリット出力データを図20に示したバッファを介して71055データバッファに出力され、それが DO バッファを介してサブシ

ステム機器へ出力される。

4) ARINC I/Oボード:

本ボードは、新規に開発したものであり、バス規格 ARINC 429 に基づくフォーマット(図23参




図22：パラレル I/O (μPD71055C)




図23：ARINC - 429 入出力データフォーマット




図24：ARINC I/Oボードの系統図

照)の2チャンネルのARINC入力と2チャンネルのARINC出力を同時に送受信する機能を有している。


送信は同一データを同一タイミングで行い、受信は入力回路にフォトカップラを使用し独立に2チャンネル入力できる。また、本ボードのI/Oバスは、マルチバス仕様に適合させている。

本ボードは表4に示した性能を有しており、その機能系統図を図24に示す。


ARINC入力は、サブシステム機器から送出されたARINCデータを受信するとボード上のRxメモリ内に先頭ラベル部分のデータをRxメモリのアドレスとして、ARINC-429のデータ(24ビット)

が自動的に所定の受信用バッファメモリに格納される。なお、S-03 CPUからは、Rxメモリ内の受信データを通常のメモリREAD命令で読み出すことができる。この受信部には常時パリティエラーおよびバスWDTを検出する機能があり、エラーがある場合は入力データのバッファメモリへのデータのストアを禁止する。ARINC入力は図25(a)に示す機能ブロックを経てI/Oに取込まれる。

ARINC出力は、ARINC出力バッファメモリに格納されたデータをI/O命令で設定し、送信スタートの起動をかけ、ARINCラベル000を検出するまでARINC 429バス規格に従い設定したワー



(a) ARINC 入力



(b) ARINC 出力

図25：ARINC 入出力部の機能ブロック図




図26：ARINC I/Oボードの機能系統図

ド数だけ外部機器へ自動的に送信する。データ長は1ワード32ビットで構成され、この内8ビットがラベル、24ビットがデータである。伝送速度は100 K b/sで行う。

ARINC 出力は、図25(b)に示す機能ブロックを経て出力される。

本 ARINC I/O ボードは、図26の機能系統図に

示す各回路の機能によって作動する。

- S-03 CPU インターフェース回路
- Tx メモリ回路、送信制御回路
- Rx メモリ回路、ステータス回路
- バス制御回路、Tx ドライバ回路
- Rx レシーバ回路、クロック発振回路
- 32ビット P/S, S/P 変換 LSI




図27：S-03 CPU インターフェース回路

これらの回路の中で、CPUボードとの結合に必要なS-03 CPUインターフェース回路の機能について以下に示す。

本回路は、図27に示す様にアドレスデコーダ、アドレスバッファ、データバッファ(H)、(L)、バスACK/制御回路から成り、これら各回路は以下の機能を有している。

アドレスデコーダ：

本回路は、送信データの設定、送信スタート/ストップ、ステータス入力等の起動をかけるI/O命令およびRxメモリにストアされたARINC受

信データをS-03 CPU側に読み出すRxメモリREAD命令実行時のアドレスを解読するためのデコーダ回路である。

アドレスバッファ：

本回路は、READ命令実行時のアドレスを受ける時のバッファ回路である。

データバッファ(H)、(L)：

本回路は、送信データの設定または受信データの読み出し時に、S-03 CPUとの間でデータの授受をするためのバッファ回路であり、ARINC送信/受信データが32/24ビットであるため、16、16/16、8

ビットとの上位(H)と下位(L)に分けてメモリをライト/リードする必要がある。従って、データバッファ回路は16ビット入出力バッファ(H)と(L)用に2回路を有している。

バス ACK/制御回路：

本回路は、I/O命令、MEM命令等の実行時に各命令コマンドを受信し、処理終了後バス ACK 信号を返すバス標準の回路である。

プログラミング：

サブシステム機器に対する ARINC データ入出力信号は、CPUのプログラムコントロールによって以下の様に実行する。

サブシステム機器からの ARINC データ入力信号は、図28に示すプログラミングフローにより可能となる。なお、プログラミングの命令セットは8086命令セットによる。

サブシステム機器への ARINC データ出力信号は、図29に示すプログラミングフローにより可能となる。なお、プログラミングの命令セットは8086命令セットによる。

(3) 出力端末器

出力端末器のハードウェア構成は、図2に示した様に、①：予備、②：CPU、③：BIU、④：DISCRETE I/O、⑤：ARINC I/O、⑥：ANALOG I/Oの6枚のボードと光送受信モジュールから成り、各ボードは図30に示す機能系統図に沿って各々作動する。出力端末器の性能は

一括して表5に示す。出力端末器と光データバスラインとのデータの送受信は光送受信モジュール経由でBIUボードによって行われる。以下、各ボードの機能の概要を示す。

1) CPU ボード

本CPUボードはバス制御器のCPUボードと全く同じものであるからここでは省略する。

2) BIU ボード

本BIUボードはバス制御器のBIUボードと全く同じものであるからここでは省略する。

3) DISCRETE I/Oボード

本ボードは、16チャンネルのディスクリート入力と10チャンネルのディスクリート出力機能を有している。本ボードのI/Oバスはマルチバス仕様に適合させている。

本ボードの機能系統図を図31に示す。サブシステム機器からのディスクリート入力信号は、図11に示した機能ブロックに沿って処理される。即ち、フォトカップラを経て入力バッファに取込まれる。

サブシステム機器へ送出するディスクリート出力信号は、図32に示す様に出力バッファを経て送出される。

4) ARINC I/Oボード

本ボードは入力端末器のARINC I/Oボードと全く同じものであるからここでは省略する。

5) ANALOG I/Oボード：

本ボードは、新規に開発したものであり、7




図28：ARINC データ入力プログラミングフロー






図29：ARINC データプログラミングフロー




図30：出力端末器の機能系統図




図31：DISCRETE I/Oボードの機能系統図




図32：ディスクリート出力部の機能ブロック図

チャンネルのA/Dコンバータ部と3チャンネルのD/Aコンバータ部から成り、I/Oバスはマルチバス仕様に適合させている。

本ボードは表5に示した性能を有しており、その機能系統図を図33に示す。

サブシステム機器から送出される3チャンネル

のアナログ信号は、図34(a)に示す様に、入力フィルタ、入力マルチプレクサ、サンプルホールド、A/Dコンバータの各要素によってデジタル信号に変換される。

CPUからサブシステム機器へ送出されるアナログ出力信号は、図34(b)に示す様に、出力デー

表5：出力端末器の性能

NO.	項目	性能
1.	CPUボード	
a.	語長	16ビット
b.	メモリ	ROM 32 KW/RAM 8 KW
c.	I/O	シリアルインターフェース 1 ch DI/O 8ビット×2 ch
2.	バスコントローラ	中央演算処理器と同じ (表3参照)
3.	DISCRETE I/Oボード	
a.	入/出力チャンネル数	16/10 ch
b.	インターフェース 入力 出力	フォトカップラ 28Vドライバ
4.	ARINC I/Oボード	
a.	入/出力チャンネル数	2 / 2 ch
b.	入出力インターフェース	ARINC-429
c.	転送速度	100 kb/s
5.	ANALOG I/Oボード	
a.	入/出力チャンネル数	7/3 ch
b.	アナログ入力 分解能 変換精度 変換速度 入力モード 入力電圧	11ビット+Sign 1/2 LSB at 25°C 50μsec ディファレンシャル ±10 V
c.	アナログ出力 分解能 出力電圧 出力電流 変換精度 セットリングタイム	11ビット+Sign ±10 V ±5 mA 1/2 LSB at 25°C 4 μsec
6.	電源	
a.	入力電源	DC 28 V ( ±1/6 V )
b.	出力電源	+5 V, ±15 V
7.	機器の寸法, 質量	中央演算処理器と同じ (表3参照)
8.	環境性能	中央演算処理器と同じ (表3参照)
9.	電磁適合性性能	MIL-STD-461B クラスA1に準拠
10.	電源適合性性能	MIL-STD-704D に準拠

タバッファ, D/Aコンバータによってデジタル信号がアナログ信号に変換されたものである。

サブシステム機器からのアナログ入出力信号は, 下記の様に, CPUのプログラムコントロールによって実行される。なお, プログラミングの命令セットは, 8086命令セットによる。

アナログ入力信号は, 以下の順序で入力される。

- ①CPUのI/Oライト命令(チャンネルセレクト)でチャンネルの選択が行われる。
- ②CPUのI/Oライト命令(A/D変換スタート)でA/D変換が開始される。
- ③CPUのI/Oリード命令でデータリードが行われる。






図33：ANALOG I/Oボードの機能系統図



(a) A/Dコンバータ部



(b) D/Aコンバータ部

図34：A/D, D/Aコンバータ部の機能ブロック図

データは、制御信号 ACK, R/Wのシェイクハンドで対応したA/D変換結果がデータバッファを介してCPUに入力する。

アナログ出力信号は、以下の順序で出力される。

- ①CPUがI/Oライト命令を実行するとポートアドレスによりAI/AOボードとAOチャンネルの指定が行われる。

データは、制御信号 ACK, R/Wのシェイクハンドで対応したアナログ出力データがデータバッファを介してD/Aコンバータにセットされる。D/Aコンバータにセットされたデータは自動的にD/A変換されその結果のアナログ信号が対応したサブシステム機器へ出力される。

### 3-2 光伝送ユニットの構成と機能・性能

光伝送ユニットは、前章の基本設計（図3参照）で示した様に光送受信モジュール3台、光分岐・結合器（スターカップラ）1個、隔壁光多芯コネクタ（4芯）1個、光多芯コネクタ（16芯）1個、（4芯）2個、単芯光コネクタ14個、光アダプタ4個および各々を結合する光ファイバケーブル（No.1～No.3）3セットで構成されており、これら各要素の機能・性能を一括して示したものが表6である。同表で示した各要素の性能は、バス規格（MIL-STD-1553B）に準拠して決めているが、同規格に含まれないものについてはJIS規格<sup>38)</sup>

（ガラスファイバ用単心光ファイバコネクタ通則）等を用いると共に現在の民製品等において既に得られている技術によって実現可能な性能レベルを設定した。以下その概要を示す。

#### (1) 光送受信モジュール

本光送受信モジュールは、送信モジュールと受信モジュールで構成され、光データバスラインに対する光信号の送受信および電気/光、光/電気の信号変換機能を有し、光データバスの各機器に装着されている。

本モジュールの一般的な性能は表6の(1)-1)～5)に示すが、同モジュールの詳細については送信と受信に分けて以下に示す。

##### 1) 光送信モジュール

本モジュールは、電気入力信号に応じた光信号

を送信するものであり、機能ブロックは図35(a)に示す様に、入力バッファ、LEDドライバーおよび発光素子から成る。

発光素子としては、光ファイバの伝送損失が最も低い短波長帯（0.8 $\mu$ m）付近のGaAlAs面発光型のLEDを用い、その駆動電流をON/OFFする事で光信号を送出する。電気と光信号の対応は、電気信号がHigh Levelで光信号ON、電気信号がLow Levelで光信号がOFFになる様に接続する。

LED駆動回路には、電流切換えスイッチ方式を採用する。LEDの光出力 $P_{LED}$ は、パルスの場合カタログ値から次の値が見込まれる。

$$P_{LED} = 1 \text{ mw} : 0 \text{ dBm}$$

$$\begin{aligned} \text{ただし、dBm} &= 10 \log P_{LED} / 1 \text{ mw} \\ &= 0 \text{ (dBm)} \end{aligned}$$

しかし、LEDから光ファイバへの光入力パワーは、セルフォックレンズを介して行われ、光ファイバとセルフォックレンズのNAによって一般的に約10%しか入力されない。<sup>32)</sup>従って、本モジュールの光信号送信レベルを-10dBmと決めた。

#### 2) 光受信モジュール

本モジュールは、光信号を受信し電気信号に変換するもので、機能ブロックは、図35(b)に示す様に光/電気変換素子、受信信号増幅器、微分回路、ヒステリシスコンパレータ（2個の比較器とフリップフロップ）および出力バッファから成る。各要素の機能を以下に示す。

光/電気（O/E）変換素子としてはSi-PINフォトダイオードを用い、光入力信号に比例した電流を出力する。増幅器はこの電流を増幅し出力電圧を作り出す電流/電圧変換器として動作し、この出力信号（鈍ったパルス）の波形整形のためにパルスの立上がりと立下がりの変化分を検出する微分回路と基準設定値（スレッショルドレベル）と比較して立上がりの変化分の方が大きければ：ON（一定の設定電圧を出力）、立下がりの変化分の方が小さければ：OFF（零電圧を出力）にするヒステリシスコンパレータを用いて図36示す様な波形整形を行い、TTLレベルの出力信号を出力

表6：光伝送ユニットの性能仕様

(1)光送受信モジュール	
1)伝送レート	: 2 M bit/sec (NRZ)
2)電源	: +5V, -15V
3)発光素子	: LED, 出力: 1mW, 波長: 0.85 μm 光信号送信レベル: -10 dBm以上
4)受光素子	: シリコン PIN フォトダイオード 光信号最小受信レベル: -32 dBm以下
5)光コネクタ	: FC型と結合可
(2)光分岐結合器 (光スターカップラ) : 1個	
1)光分岐結合方式	: ミキシングロッド, 透過方式
2)入出力ポート数	: 16 ch (実装ピン数: 6)
3)挿入損失	: 15 dB 以内(コネクタ損失共)
4)光分配偏差	: 2 dB 以内
5)光多芯コネクタ	: 16芯 (ピンサイズ#20)
6)寸法, 質量	: 125×85×35 mm, 800 g 以下
(3)与圧隔壁光コネクタ (4芯, ピンサイズ#20) : 1個	
1)挿入損失	: 1.5 dB 以内(両コネクタ損失共)
2)寸法	: 28×28×30 mm 以下
(4)多芯光コネクタ	
1)16芯光コネクタ (ピンサイズ#20)	: 1個
2)4芯光コネクタ (ピンサイズ#20)	: 2個
(5)単芯光コネクタ (FC型に結合可) : 14個	
•挿入損失	: 0.7 dB 以内 (アダプタ使用時)
(6)単芯光アダプタ (FC型コネクタと結合可) : 4個	
(7)光ファイバ	
1)種類	: 石英系 Step Index Multi mode fiber
2)コア径	: 100±5 μm, クラッド径: 140±5 μm
3)NA	: 0.27±0.02
4)外径	: 約 1.5 mm φ
5)外被	: フッソ樹脂, 一次被覆: シリコン樹脂
6)抗張力体	: ポリエステル樹脂
7)伝送損失	: 7 dB/km 以下 (波長 0.85 μm)
8)伝送帯域	: 10 M Hz km 以上 (波長 0.85 μm)
9)長さ	
①光ファイバ (NO.1)	: 10m×6本
②光ファイバ (NO.2)	: 20m×2本, 10m×2本
③光ファイバ (NO.3)	: 20m×4本
(8)光伝送部伝送損失合計:	
•最大値	: 1.5×2+0.7×2+15+7×0.08=19.96 dB
•最小値	: 15+7×0.02=15.14 dB





図35：光送受信モジュールの機能ブロック図




図36：微分回路とヒステリシスコンパレータによるパルス信号の整形波形

バッファへ送出する。この信号がその後の信号処理に用いられる。

光信号と電気信号との対応は、光信号が ON の時に電気信号が High Level, 光信号が OFF の時に電気信号が Low Level になる様に接続する。

受光素子には Si-PIN ホトダイオード (NDL 2208) を採用する。特性はカタログ値から次の値である。

量子効率 :  $\eta = 85\%$   
 応答波長 : 500~1100nm  
 応答速度 :  $t_r, t_f = 10\text{nsec}$   
 端子間容量 :  $C_f = 5\text{PF}$ ,  
 暗電流 :  $I_D = 1\text{nA}$ , (最大値,  $V_R = 10\text{V}$ ,  
 $f = 1\text{MHz}$ )

本光受信モジュールは、コンパレータの基準レベルを一定値に設定する方式を採用するため、入力パワー変動に対応してパルス幅が変化する。従って、パワーの平均化を行う必要がある。

なお、O/E変換器での光信号検出レベルは、図3に示した光伝送ユニットの伝送経路によって異なり、最小の受信入力光ファイバケーブルNo.1, No.2, No.3の伝送経路を経た信号であり、この伝送経路各部の光分岐結合による減衰は表6に示した性能仕様から光送信モジュール (-10dBm),

光分岐結合器 (-15dB), 与圧隔壁光コネクタ両側の多芯光コネクタ ( $1.5 \times 2 = -3.0\text{dB}$ ), 光アダプタを用いた2ヶ所の単芯光コネクタ ( $0.7 \times 2 = -1.4\text{dB}$ ), 最長80mの光ファイバケーブル (-0.56dB) と得られるから、これらを加算すると -29.96dBm になるが、これより約 -2dBm 少なくし、-32dBm 以下とした。

## (2) 光分岐・結合器 (スターカップラ)

本光分岐・結合器は、幾つかある光分岐・結合方式の中で光信号の分岐・結合が最も簡便なミキシングロッド、透過方式を採用し、入出力ポート数は8対8とし、断面形状が矩形のミキシングロッドを用いている。

本光分岐・結合器の構成およびミキシングロッドの形状を図37に示す。

本光分岐・結合器の挿入損失: -15dB 以内 (コネクタ損失含む), 光分岐偏差: 2dB 以内, 光多芯コネクタ: 16芯 (ピン#20), 寸法:  $125 \times 85 \times 35\text{mm}$ , 質量: 800g 以下とする。なお、結合する機器が3台であるため、光多芯コネクタは、実装3対3ピンとする。

なお、ミキシングロッドの材質は光学ガラスとし、開口角 (NA) は結合する光ファイバの NA より大きく、寸法は下記の断面および長さとする。




図37: 8対8光スターカップラの構成



ミキシングロッドの寸法：560×260×1,800 (μm)

また、ミキシングロッドに結合する光ファイバは、下記のものを用いる。

光ファイバ：ステップインデクス形  
 : コア径=100 (μm)  
 : クラッド径=140 (μm)

この場合、ミキシングロッドによるフラクシヨ  
 ンロスとしては、下記の値が見込まれる。

ミキシングロッドの断面積：560×260  
 =145,600 (μm<sup>2</sup>)

光ファイバのコア合計面積：π×50<sup>2</sup>×8  
 =62,832 (μm<sup>2</sup>)

従って、フラクシヨンロス：

$$10\text{Log} (4.2168/14.56) = -5.38\text{dB}$$

この光分岐結合器単体の分岐減衰としては、下記の値が見込まれる。

$$\text{分岐減衰} : 10\text{Log} (\pi \times 50^2 / 560 \times 260) = -12.68\text{dB}$$

この値には多心光コネクタとの結合ロス (-1.4dB) が含まれていない。また、光分岐偏差を2dB以内としたこと等から、本光分岐結合器の挿入損失を-15dB以内(コネクタ損失含む)と決めた。

(3) 隔壁光コネクタ

本隔壁光コネクタは、機内与圧の有無によって仕切られた室間の光信号伝送用アダプタとして用いられるもので、性能仕様は以下による。

結合可能な光多芯コネクタ：4芯(ピン#20), 挿入損失：-1.5dB以内(両光多芯コネクタ損失含む)

(4) 多芯光コネクタ

多芯光コネクタとしては、下記の(a), (b)を製作し、用途別に各々用いる。

a) 16芯光コネクタ

本多芯光コネクタは、光データバス・機器に装着された各光送受信器から送受信される光信号を光ファイバコード経由でスターカップラと結合するのに用いられるもので、16芯、ピン#20とする。

b) 4芯光コネクタ

本多芯光コネクタは、与圧の有無で仕切られた室間に設けられた隔壁光コネクタと結合し、光信号の伝送媒体として用いられるもので、4芯、ピン#20とする。

(5) 単芯光コネクタ

本単芯光コネクタは、単芯光ファイバコードの光結合に用いられるもので、FC型<sup>37)</sup>の光結合を可とし、プラグ型の形状をしている。挿入損失：




図38：光伝送ユニットの光ファイバケーブル長




図39：プログラム開発手順

-0.7dB 以内（アダプタ使用時）とする。

(6) アダプタ

本アダプタは、プラグ型の光単芯コネクタ同士を接続する機能を有している。

(7) 光ファイバケーブル

本光ファイバケーブルは、No 1, No 2, No 3 の3セットから成り、各々以下に示す用途に用いられる。なお、各光ファイバケーブルの長さとは結合状況を図38に示す。

光ファイバ（No 1）：光データバス・各機器に装着された光送受信モジュールと8対8スターカップラ間の光信号伝送媒体として用いられる。

光ファイバ（No 2）：光送受信モジュールまたは与圧のある室内の光アダプタと隔壁光コネクタ間の光信号伝送媒体として用いられる。

光ファイバ（No 3）：与圧の無い室内の光アダプタと隔壁光コネクタ間の光信号伝送媒体として用いられる。

本光ファイバケーブルは、表6の(7)-1)～9)に示した性能を有している。

(8) 光伝送システムによる光減衰特性

上記(1)～(7)の各要素から成る伝送システムは、

図38に示した様に各要素の組合せが異なるため一様でなく、光送受信モジュールを除き最大：-19.96 dB, 最小：-15.14dB の光減衰特性を有している。これは現状技術で十分に対処できるダイナミックレンジである。

4. ソフトウェアの設計製作

プログラムの開発は、パーソナル・コンピュータ PC-9800 および YHP-64000 または MDS 等を用いて行うことができる。

PC-9800を使用した場合のプログラム開発の系統図を図39に示す。プログラム開発において使用する命令セットはインテル8086標準が全てサポートされており、コンパイラ言語としては、アセンブラ, BASIC, CP-M/86, C がサポートされている。

4-1 バス制御ソフトウェアの構成

本ソフトウェアは、光データバスシステムの各機器を作動させ、各機器間のデータ伝送に必要な各種処理および伝送結果を表示させるためのものであり、図40に示す様に、大別して中央演算処理器




図40：光データバス制御ソフトウェアの構成

(BC),入力端末器 (RT1),出力端末器 (RT2) の各ソフトウェアで構成され, これら各ソフトウェアは各々本体とターミナル (PC) から成る。

なお, ソフトウェア本体は各機器のCPU ボード内のROMに8086アセンブラ言語プログラムで書かれ, ターミナルインターフェース処理, 入出力信号処理およびバス制御処理を行い, 光データベースを作動させる。即ち, バスの制御, バス上の伝送ワード数, サブシステム機器からの入出力信号等の変更はROM上のプログラムの書換えによって行える。

ターミナルソフトウェアは, フロッピディスク (F/D) にベーシック言語プログラムで書かれており, パソコンのキーボード (KB) とディスプレイ (CRT) による会話処理に用いられる。また, ソフトウェア本体とのインターフェース処理も含まれている。

各ソフトウェアの処理内容の概要については, 表7に一括して示す。

これらのソフトウェアは, 光データベースの作動状態によって下記のスタティック動作とダイナミック動作に大別され, これらの動作は設定値によって選択される。

(1) スタティック動作

スタティック動作は, 各機器 (中央演算処理器, 入出力端末器) を単独に作動させ, 各機器自身の入出力データ処理を行う動作であり, 入出力データを自機器のターミナルへ表示させることができる。従って, データバス上の伝送は行われない。

(2) ダイナミック動作

ダイナミック動作は, 各機器間のデータ伝送を行うデータバス動作であり, 各機器に入力されたデータはバス制御器の指令に従い光データベースを介して各機器へ伝送され, 各端末器から出力される。

4-2 機能性能試験用ソフトウェア

本試験用ソフトウェアは, 光データベースの機能・性能試験のために必要なデータ伝送を実行させるものである。光データベースシステムには, 図41に示す様にサブシステム機器からのディスクリット入出力 (DIO), ARINC 入出力 (ARIO) およびアナログ入出力 (AIO) の3種の信号が結合されている。従って, 本ソフトウェアは, これらの信号の入出力とデータバスラインへの伝送機能を確認するため表8および図42に示すデータ伝送順序で実行させる。

(1) 中央演算処理器のバス制御ソフトウェア

中央演算処理器のバス制御ソフトウェアは, 図43に示すフローチャートに従って作動するか




図41: 光データベースシステムとサブシステム機器からの入出力信号およびモニター機器


表7：光データバス制御ソフトウェアの概要

ソフトウェア名称		処理内容	
BC 本 体	バス制御処理	フレーム処理	インターバルタイマによる周期処理
		バス伝送処理	RT1とRT2間の 1553Bプロトコルに従ったデータ/コマンド伝送制御, また、外部ディスクリット信号指示による伝送チャンネル選択処理
		ラップアラウンドチェック処理	各端末器間に伝送されたデータのラップアラウンドチェック
		エラー処理	バス伝送エラー, データラップアラウンドエラー等のエラー情報の編集処理
	入出力処理	ディスクリット入力処理	BCに入力された外部ディスクリット信号の入力処理
		ディスクリット出力処理	BCより出力されるディスクリット信号の出力処理
		アナログ入力処理	BCより入力された外部アナログ信号の入力処理
BC ター ミナル	ターミナル/本体インターフェース	BC本体とターミナル間の転送制御 動作モードの設定, 制御内容のモニタ	
	ターミナル会話処理	BCに接続されるターミナルとオペレータの会話処理 エラー情報の表示, インターバルタイマの設定	
RT1 本 体	バス制御処理	BCの指示のもとに, BCとRT2間の1553Bプロトコルに従ったデータ/コマンド伝送制御	
	入出力処理	ディスクリット入力処理	RT1 に入力される外部ディスクリット信号の入力処理
		ディスクリット出力処理	RT1 より出力される外部ディスクリット信号の出力処理
		ARINC 入力処理	RT1 に入力される外部 ARINC信号の入力処理
ARINC 出力処理		RT1 より出力される外部 ARINC信号の出力処理	
RT1 ター ミナル	ターミナル/本体インターフェース	RT1 本体とターミナル間の転送制御	
	ターミナル会話処理	RT1 に接続されるターミナルとオペレータとの会話処理	
RT2 本 体	バス制御処理	BCの指示のもとに, BCと RT2間の1553Bプロトコルに従ったデータ/コマンド伝送制御	
	入出力処理	ディスクリット入力処理	RT2 に入力される外部ディスクリット信号の入力処理
		ディスクリット出力処理	RT2 より出力される外部ディスクリット信号の出力処理
		アナログ入力処理	RT2 に入力される外部アナログ信号の入力処理
		アナログ出力処理	RT2 より出力される外部アナログ信号の出力処理
		ARINC 出力処理	RT2 より出力される外部 ARINC信号の出力処理
RT2 ター ミナル	ターミナル/本体インターフェース	RT2 本体とターミナル間の転送制御	
	ターミナル会話処理	RT2 に接続されるターミナルとオペレータとの会話処理	

表 8 : 光データバス機能性能試験用データ伝送の内訳と1フレーム周期内の伝送および信号処理時間

(1)中央演算処理器→入力端末器	$RC(1W)+DI(1W)+AI(10W)+\#+ST(1W)+* = 299$
(2)中央演算処理器→出力端末器	$RC(1W)+DI(1W)+AI(10W)+\#+ST(1W)+* = 299$
(3)入力端末器→出力端末器 (a)	$RC(2W)+\#+ST(1W)+DI(4W)+\#+ST(1W)+* = 208$
(4)入力端末器→出力端末器 (b)	$RC(2W)+\#+ST(1W)+AR(32W)+\#+ST(1W)+* = 768$
(5)出力端末器→入力端末器	$RC(2W)+\#+ST(1W)+DI(2W)+AI(7W)+\#+ST(1W)+* = 308$
ワード数と伝送時間の合計	83 ワード , 1882

但し、RC : command word, DI : Discrete Data Word, AI : Analog Data Word, ST : Status Word, AR : ARINC Data Word, # : Response Time (9μsec), \* : Intermassage Gap Time (30μsec), 割込み処理時間(320μsec)



但し、

- ① : BC → RT 1 (DI(1W)+AI(10W))
- ② : BC → RT 2 (DI(1W)+AI(10W))
- ③ : RT 1 → RT 2 (DI(4W))
- ④ : RT 1 → RT 2 (ARINC(32W))
- ⑤ : RT 2 → RT 1 (DI(2W)+AI(7W))

図42 : 各機器の伝送データおよび伝送順序 (機能性能試験用)

ら、POWER ON で同図の左側ループの各ステップが順次実行される。即ち、初期設定を自動的に行った後、PCからのDATA有無の判定に進み、通常DATAは無いからDI, AI処理に進む、その後、ダイナミック動作に入り割込みマスクを解除し、伝送チャンネルをA, Bと交互に選択しながらバスをスタートさせ、その後で、DOを出力して元に戻りPCからのDATA有無の判定ステップに入り、同ループの各ステップを繰り返す。

同ループの途中でスタートさせたバスの伝送が終了すると同図の右側ループへ割込み、各ステップでデータの更新を行い、終了すると同図の左側

ループの割込み時のアドレスへ戻り、各ステップの実行を継続する。

(2) 入力端末器のバス制御ソフトウェア

入力端末器のバス制御ソフトウェアは、図44に示すフローチャートに従って作動する。即ち、入力端末器の作動は、中央演算処理器の作動と同様にPOWER ONで同図の左側ループの各ステップが順次実行され、同ループの途中でスタートさせたバスの伝送が終了すると同図の右側ループへ割込み、各ステップでデータの更新を行い、終了すると同図の左側ループの割込み時のアドレスへ戻り、各ステップの実行を継続する。




図43：中央演算処理器ソフトウェアのフローチャート（機能性能試験用）




図44：入力端末器ソフトウェアのフローチャート（機能性能試験用）




図45：出力端末器ソフトウェアのフローチャート（機能性能試験用）

(3) 出力端末器のバス制御ソフトウェア

出力端末器のバス制御ソフトウェアは、図45に示すフローチャートに従って作動する。即ち、出力端末器の作動は、中央演算処理器の作動と同様に、POWER ONで同図の左側ループの各ステップが順次実行され、同ループの途中でスタートさせたバスの伝送が終了すると同図の右側ループへ割込み、各ステップでデータの更新を行い、終了すると同図の左側ループの割込み時のアドレスへ戻り、各ステップの実行を継続する。

この様に、光データバスシステムの各機器のバス制御プログラムは基本的に両ループで構成されているが、中央演算処理器はバス上の伝送データを全て取込む機能を有しているのに対し、入出力端末器は指令された伝送データの取込み機能のみしか有していない。

4-3 エラーレート測定試験用ソフトウェア

本試験用ソフトウェアは、光データバスの信頼


性を定量的に示すエラーレート<sup>2)</sup>を測定して立証するためにデータ伝送を行わせるものである。

光データバスの信頼性の立証に必要なエラーレートの規定値を得るには、非常に多くの試験時間が必要である。しかし、飛行試験には時間的な制限があるため、高効率なデータ伝送が必要になる。従って、サブシステム機器からの入出力信号を全て取込み、出来るだけ多量のデータを効率良く伝送し、試験に必要な時間を如何に短縮できるかを考慮してソフトウェアを開発しなければならない。

本ソフトウェアによるデータ伝送は、図46に示す様に各種データを①～⑫の順序で行い、奇数番①, ③～⑪と偶数番②, ④～⑫の伝送には各々対応した同一データを用いている。これは奇数番①, ③～⑪と偶数番②, ④～⑫の対応した伝送データを比較して伝送エラーを検出するためである。

図46に示した伝送を実行させるため開発した各機器のバス制御ソフトウェアおよびその作動を下に示す。





伝送順位	伝送データ内容	伝送順位	伝送データ内容
①	DI(1W)+AI(10W)	⑦	ARINC ch.1 (256W)
②	①のWrap around	⑧	⑦のWrap around
③	DI(1W)+AI(10W)	⑨	ARINC ch.2 (256W)
④	③のWrap around	⑩	⑨のWrap around
⑤	DI(4W))	⑪	DI(2W)+AI(7W)
⑥	⑤のWrap around	⑫	⑪のWrap around

図46：エラーレート測定試験用の伝送データおよび伝送順序




図47：エラーレート測定試験用の中央演算処理器ソフトウェアのフローチャート

## (1) 中央演算処理器のバス制御ソフトウェア

バス制御器のバス制御ソフトウェアは、図47に示すフローチャートに従い、POWER ONで同図左記ループの各ステップが順次実行される。即ち、初期設定、実時間タイマーセット、DI、DO、AI等の入出力信号処理（スタティック動作）を自動的に行った後、PC又はPITからの割込みの有無を判定し、無い場合は戻って再度入出力信号処理を行い、その後PC又はPITからの割込み有無の判定手順を繰返し行なう。

PCからの割込みがある場合は同ループの下に進みバスの伝送を停止させ、伝送開始の選定、フレーム周期の設定、エラー情報の表示等を行ない、停止（HALT）する。また、バス伝送を再作動させる場合は同ループの初期設定ステップに戻り各ステップを実行する。

PITからの割込みがある場合は、DYNAMIC動作に入り割込マスクを解除し、伝送チャンネルの選定に進み、光：A又は電気：Bが設定されている場合は中央ループでバスの伝送を実行し、終了すると割込み時のループに戻り（IRET）入出力信号処理を繰返し行なう。

伝送チャンネルの選定がAとBの両方に設定されている場合は右記ループに進み、AとB両チャ

ネルでデータ伝送を交互に実行する。

## (2) 入力端末器のバス制御ソフトウェア

入力端末器のバス制御ソフトウェアのフローチャートは、図48に各々示す様に、POWER ONで同図左記ループの各ステップが順次実行される。即ち、初期設定、DI、DO、ARINC等の入出力信号処理（スタティック動作）を自動的に行った後、PC又はPITからの割込みの有無を判定し、無い場合は戻って再度入出力信号処理を行い、その後PC又はPITからの割込み有無の判定手順を繰返し行なう。

PITからの割込みがある場合は、バス伝送要求が受信：Rxか送信：Txかの判定を行い、受信の場合はBIUのチャンネルセットとラップアラウンドチェック用伝送データ：WAのセットを行い、送信の場合は送信回数によってDIデータ、ARINCデータのBIUセットを行い、終了すると割込み時のループに戻り入出力信号処理を繰返し行なう。

## (3) 出力端末器のバス制御ソフトウェア

出力端末器のバス制御ソフトウェアのフローチャートは、図49に各々示す様に、POWER ONで同図左記ループの各ステップが順次実行される。即ち、初期設定、DI、DO、AO、ARINC等の入出力信号処理（スタティック動作）を自動的に行った後、PC又はPITからの割込みの有無を判定し、無




図48：エラーレート測定試験用の入力端末器ソフトウェアのフローチャート

い場合は戻って再度入出力信号処理を行い、その後 PC 又は PIT からの割込み有無の判定手順を繰返し行なう。

PIT からの割込みがある場合は、バス伝送要求が受信：Rx か送信：Tx かの判定を行い、受信の場合は BIU のチャンネルセットとラップアラウンドチェック用伝送データ：WA のセット、DO、AO の出力等を行い、送信の場合は送信回数によって DI データ、アナログデータの BIU セットを行い、終了すると割込み時のループに戻り入出力信号処理を繰返し行なう。

この様に、中央演算処理器(バス制御器)と入出力端末器のバス制御ソフトウェアと類似している。

なお、中央演算処理器がバス上の全データを取込むのに対し入出力端末器は指令されたデータのみ取込む機能的な違いはある。

本エラーレート測定用ソフトウェアを用いたデータ伝送試験において、データ伝送に要する時間 DTT は、①～⑫のデータワード (2,118W) の伝送時間とこのデータ伝送以外にプロトコル上不

可欠なコマンドワード (122W) とステータスワード (122W)、レスポンスタイム (122回) およびメッセージギャップタイム (72回) の数から次式で算出できる。

$$DTT = WT + RT + IG + IC$$

但し、WT : 全ワード伝送時間

RT : 全レスポンスタイム

IG : 全メッセージギャップ

IC : 割込み処理時間

従って、伝送レート：1 Mb/sであるから、

DTT は、下記の推定値となる。

$$\begin{aligned} DTT &= 20 \times 2,362 + 9 \times 122 + 30 \times 72 + 320 \times 1 \\ &= 47,240 + 1,098 + 2,160 + 320 \\ &= 50.82 \text{ (msec)} \end{aligned}$$

但し、

1ワード伝送時間：20bit × 1.0 : 20 μsec

レスポンスタイム (ハード上確定) : 9 μsec

メッセージギャップ (ハード上確定) : 30 μsec

割込み処理時間 (ハード上確定) : 320 μsec

エラーレート測定試験用ソフトウェアによる




図49：エラーレート測定試験用の出力端末器ソフトウェアのフローチャート

データ伝送上の1フレーム最小周期 (FP) は、上記データ伝送に要する時間以外に、メモリ読み書き時間、メモリ書き換え時間およびラップアラウンドチェックに要する時間等の加算が必要であり、約110msec となる。表9は、これら各事項の概算値を示したものである。即ち、1フレーム当りのメッセージ数：72、伝送ワード数：2,118W、バス上の伝送時間：50.82msec、メモリの読み書き時間：16.94msec、メモリの書換え時間：20.13msec、ラップアラウンドチェック時間：20.13msec 等である。

なお、ラップアラウンドチェックに要する時間は、図50、図51に示す様に、①と②および⑦と⑧の伝送データのラップアラウンドチェックプログラムから算出したものである。

これらデータ伝送上必要な各処理のタイムチャートを図52に示す。

なお、本エラーレート測定試験用中央演算処理器のソフトウェアのプログラムリストを付録Aに示す。

表9：エラーレート測定試験用データ伝送内訳と1フレーム周期内の伝送および信号処理時間

(単位：μsec)

順位	伝送方向	伝送ワード数	伝送時間	メモリ読み書き時間	メモリ書き換え時間	チェック時間
①	BC → RT1	CW(1W)+DW(11W)+SW(1W)	0.30	0.088	0.21	0
②	RT1 → BC	ラップアラウンド用上記伝送	0.30	0.088	0	0.21
③	BC → RT2	CW(1W)+DW(11W)+SW(1W)	0.30	0.088	0.21	0
④	RT2 → BC	ラップアラウンド用上記伝送	0.30	0.088	0	0.21
⑤	RT1 → RT2	CW(2W)+DW(4W)+SW(2W)	0.20	0.032	0.08	0
⑥	RT2 → BC	CW(1W)+DW(4W)+SW(1W)	0.16	0.032	0	0.08
⑦	RT1 → RT2	(CW(2W)+DW(32W)+SW(2W))×16	12.29	4.096	9.73	0
⑧	RT2 → RT1	ラップアラウンド用上記伝送	12.29	4.096	0	9.73
⑨	RT1 → RT2	(CW(2W)+DW(32W)+SW(2W))×16	12.29	4.096	9.73	0
⑩	RT2 → BC	(CW(1W)+DW(32W)+SW(1W))×16	11.50	4.096	0	9.73
⑪	RT2 → RT1	CW(2W)+DW(9W)+SW(2W)	0.31	0.072	0.17	0
⑫	RT1 → BC	CW(1W)+DW(9W)+SW(1W)	0.26	0.072	0	0.17
	合計	2,118W	50.50	16.944	20.13	20.13

\* 1フレーム周期 = 伝送+メモリ読み書き+メモリ書き換え+ラップアラウンドチェック+割込み処理  
 = 50.50+16.94+20.13+20.13+0.32  
 = 108.02  
 ≒ 110 (μsec)




図50：Wrap Around check プログラム (①と②伝送データの比較)

プログラム	クロック数	合計
MOV SI,0	4	} 12
MOV BP,0	4	
MOV BL,15	4	
CHA_1110:		
MOV DI,10	4	} 8
MOV CX,32	4	
CHA_1120:		
MOV AX,ES:DBOB[BP+DI]	25	} 59×32=1,888
CMP AINP_AR11[S1],AX	22	
JNZ CHA_1130	4	
ADD SI,2	4	
ADD DI,2	4	} 17×31+5=532
LOOP CHA_1120	4	
ADD BP,128	4	
DEC BL	3	} 7
JNS CHA_1110	16×15+4=244	
JMP CHA_1140	15	
CHA_1130:		
MOV BX,2006H		
CALL BIU_ERR		
CHA_1140:		
		2,435×16=38,960
		39,231

図51: Wrap Around check プログラム (⑦と⑧伝送データの比較)

Bus Line 上	-	-	-	0.3	-	0.3	-	0.3	-	0.3	-	0.2	-	0.16						
内容	CHA	①SE	①ST	②SE	WT	②ST	③SE	③ST	④CK	④SE	WT	④ST	⑤SE	⑤ST	④CK	⑥SE	⑥ST	SV	⑦SE	WT
BC Program 上	0.01	0.17	0.02	0.02	1.00	0.02	0.17	0.02	0.21	0.02	1.00	0.02	0.02	0.02	0.21	0.02	0.02	0.06	0.30	8.00
	← ①伝送			* ②伝送 *			← ③伝送			* ④伝送 *			← ⑤伝送			* ⑥伝送 *				

-	12.29	-	12.29	-	12.29	-	11.50	-	0.31	-	0.26	50.50									
	BL		BL		BL		BL		BL		BL	(合計)									
	⑦ST	⑧CK	⑧SE	WT	⑧ST	SV	⑨SE	⑨ST	⑨CK	⑨SE	WT	⑩ST	SV	⑩SE	WT	⑩ST	⑪CK	⑪SE	⑪ST	SV	⑪CK
	0.02	0.08	0.30	11.0	0.02	6.97	0.28	0.02	9.73	0.22	11.0	0.02	6.97	0.02	1.00	0.02	9.78	0.02	0.02	0.13	0.17
	← ⑦伝送			* ⑧伝送 *			← ⑨伝送			* ⑩伝送 *			← ⑪伝送			* ⑫伝送 *					

(単位: ■ sec)  
 ①~⑫: データ伝送順序, BL: BUS LINE,  
 SE: SET, ST: START, SV: SAVE,  
 WT: WAIT TIME, CK: WRAP AROUND CHECK

図52: 1フレーム周期内の各データ処理のタイムチャート

## 5. 試作開発した光データベースシステムとその性能評価試験

### 5-1 試作開発した光データベースシステム

試作開発した光データベースシステムは、図53に示す様に、中央演算処理器、入力端末器、出力端末器、光伝送ユニット（光送受信モジュール、光スターカップラ、与圧隔壁多芯光コネクタ、多芯光コネクタ、単芯光コネクタ、光アダプタおよび

光ファイバケーブルNo.1～No.3）および電気伝送部（電気カップラ、電気ケーブル）から成る。ここで、光送受信モジュールは、中央演算処理器および入出力端末器内に各々装着されており、その外観を図54に示す。

なお、図53で判別しにくい与圧隔壁多芯光コネクタと光アダプタを図55と図56に示す。

5-2 光伝送ユニットの単体評価試験

光伝送ユニットの単体に対する試験は、下記の試験項目、試験方法にて実施した。各試験の判定基準は、3-2節で示した表6の各光コンポーネントの性能仕様を用いた。以下、これらの概要を示す。

(1) 光送受信モジュール

1) 光送信レベル

各光送受信モジュールの光送信レベルは、

図57に示す測定系を用いて測定した。ここで、エラーレート測定器 (Tx部) は、光送受信モジュールへの入力信号 (2 Mb/s, NRZ, TTL) を与えるために用いられている。各光送受信モジュールの光送信レベルの判定基準としては各々ピーク値で -10dBm 以上と設定している。この判定基準値は、3-2節で既に示した様に、LED の光出力パワーと同 LED から光ファイバへの光入力パワーによって決められたものである。




図53：試作開発した光データバスシステム




図54：光送受信モジュール




図55：与圧隔壁光多芯コネクタ




図56：光アダプタ

表10：各光送受信器の光送信レベル値と最小光受信レベル値 (単位：dBm)

(1) 送信光出力レベルの測定			
NO.	光送受信器の NO.	基準	結果
1	6	-10 以上	-8.0
2	7	//	-8.2
3	8	//	-7.8
(2) 最小受信光入力レベルの測定			
NO.	光送受信器 NO.の組合せ	基準	結果
1	6 → 7	-32 以下	-33.4
2	6 → 8	//	-33.1
3	7 → 6	//	-33.1
4	7 → 8	//	-33.2
5	8 → 6	//	-33.2
6	8 → 7	//	-33.2




図57：光送信出力レベルの測定系




図58：最小受信光入力レベルの測定系




図59：光スターカップラの挿入減衰特性測定系

試験結果は表10(1)に示す様に平均で-8.0 dBm と満足な値が得られている。

## 2) 最小受信入力レベル

各光送受信モジュールの最小受信入力レベルは、図58に示す様に、エラーレート測定器、光減衰器、光パワーメータを用いた測定系で測定した。

判定基準は、各々ピーク値で-32dBm以下と設定している。この判定基準値は、3-2節で既にしたが、図3に示した光伝送ユニットの伝送経路によって異なる各要素の減衰合計の内、最小ものより約-2dB 少なく設定したものである。

試験結果は、表10(2)に示す様に平均で-33.2dBm と満足な値が得られた。

## (2) 光スターカップラ

光分岐・結合器の各入出力ポート間の挿入減衰特性は、図59に示す測定系で測定した。判定基準は、各ポート間の組合せにおいて、挿入減衰15

表11：光スターカップラ各ポート間の減衰値(1)

単位：(dB)

No.	組合せ項目		規格		結果	
	入力ポート	出力ポート	挿入減衰特性	分配偏差	挿入減衰	分配偏差
1	a	g	15dB 以内	2 dB 以内	13.7	1.0
2	a	h	"	"	14.5	1.0
3	a	j	"	"	14.2	1.0
4	a	k	"	"	14.5	1.0
5	a	l	"	"	14.4	1.0
6	a	m	"	"	14.4	1.0
7	a	s	"	"	14.1	1.0
8	a	t	"	"	14.5	1.0
9	b	g	"	"	14.1	1.0
10	b	h	"	"	14.4	1.0
11	b	j	"	"	14.1	1.0
12	b	k	"	"	14.4	1.0
13	b	l	"	"	14.1	1.0
14	b	m	"	"	14.3	1.0
15	b	s	"	"	14.0	1.0
16	b	t	"	"	14.3	1.0
17	c	g	"	"	14.0	1.0
18	c	h	"	"	14.6	1.0
19	c	j	"	"	14.4	1.0
20	c	k	"	"	14.4	1.0
21	c	l	"	"	14.3	1.0
22	c	m	"	"	14.3	1.0
23	c	s	"	"	14.1	1.0
24	c	t	"	"	14.4	1.0
25	d	g	"	"	14.0	1.0
26	d	h	"	"	14.6	1.0
27	d	j	"	"	14.2	1.0
28	d	k	"	"	14.7	1.0
29	d	l	"	"	14.4	1.0
30	d	m	"	"	14.6	1.0
31	d	s	"	"	14.4	1.0
32	d	t	"	"	14.6	1.0

表11：光スターカップラ各ポート間の減衰値(2)

単位：(dB)

No.	組合せ項目		規格		結果	
	入力ポート	出力ポート	挿入減衰特性	分配偏差	挿入減衰	分配偏差
33	e	g	15dB 以内	2 dB 以内	14.3	1.0
34	e	h	"	"	14.7	1.0
35	e	j	"	"	14.0	1.0
36	e	k	"	"	14.7	1.0
37	e	l	"	"	14.3	1.0
38	e	m	"	"	14.3	1.0
39	e	s	"	"	14.4	1.0
40	e	t	"	"	14.6	1.0
41	n	g	"	"	14.2	1.0
42	n	h	"	"	14.7	1.0
43	n	j	"	"	14.4	1.0
44	n	k	"	"	14.7	1.0
45	n	l	"	"	14.3	1.0
46	n	m	"	"	14.7	1.0
47	n	s	"	"	14.4	1.0
48	n	t	"	"	14.5	1.0
49	p	g	"	"	14.5	1.0
50	p	h	"	"	14.7	1.0
51	p	j	"	"	14.3	1.0
52	p	k	"	"	14.7	1.0
53	p	l	"	"	14.4	1.0
54	p	m	"	"	14.7	1.0
55	p	s	"	"	14.2	1.0
56	p	t	"	"	14.4	1.0
57	r	g	"	"	14.2	1.0
58	r	h	"	"	14.4	1.0
59	r	j	"	"	14.0	1.0
60	r	k	"	"	14.4	1.0
61	r	l	"	"	14.3	1.0
62	r	m	"	"	14.3	1.0
63	r	s	"	"	13.8	1.0
64	r	t	"	"	14.2	1.0

dB 以内および分配偏差 2 dB 以内と設定している。試験結果は、表11に示す様に平均値で14.4dB, 分配偏差1.0dB 以内と満足な値が得られた。

## (3) 各光伝送システムの光伝送損失と伝送特性

光伝送ユニットの各伝送システムの光伝送損失は、各入出力ポート間の全伝送損失を図60に示す測定系によって測定した。判定基準は、各ポート間の組合せにおいて、各々、20dB 以下と設定している。試験結果は、表12に示す様に、最大値で19.4dB (ポートNo.1~ポート8) および平均値で17.8dB 以下と満足な値が得られている。

各光伝送システムの伝送特性は、エラービットレートの測定によって得る。エラービットレートは、図61に示す測定系によって測定した。ここで、エラーレート測定器 (Rx 部) は (Tx 部) から直接送出された信号と光伝送ユニット経由の信号とを



受信し、両信号の比較からエラービットレートを測定する。このエラービットレートは、光受信モジュールのエラーレート特性<sup>32)</sup>に依存するから採用した受光素子の特性と苛酷な搭載環境条件によって判定基準を決めなければならない。従って、判定基準としては、各ポート間の組合せにおいて、各々、 $1 \times 10^{-9}$ 以下と設定した。試験結果は、表13に示す様に、 $1 \times 10^{-10}$ 以下と満足な値が得られている。

### 5-3 光データバスの機能・性能試験用ソフトウェアの評価試験

光データバスの機能性能試験用ソフトウェアの試験は、図62に示すセットアップで表14に示す項目について行った。これらの試験は光データバスの機能性能を確認するための試験であり、試験項目の具体的内容は以下の通りである。

#### (1) 入出力信号ターミナル処理試験

各機器への入出力信号は、図41に示した様に、各機器の入出力端子で指定されており、これの信号を入出力させ、以下に示す各機器の入出力ターミナル処理および伝送の確認を行う。




図60：伝送損失測定系




図61：伝送特性測定系

## 1) 中央演算処理器

アナログ入力試験

ディスクリット入力試験

ディスクリット出力試験

ディスクリットデータ反転試験

## 2) 入力端末器

ディスクリット入力試験

ディスクリット出力試験

ARINC 入力試験

## 3) 出力端末器

アナログ出力試験

ディスクリット入力試験

ディスクリット出力試験

ARINC 出力試験

## (2) 光データバスの伝送試験

上記(1)の入出力信号ターミナル処理試験と兼ねて行う。

## (3) エラー情報の保持試験

1) 正常作動時のメモリ内容の保持試験

2) エラー発生時のメモリ内容の保持試験

3) エラー発生時のエラー信号の出力試験

4) 電源遮断時のメモリ内容の保持試験

## (4) バス伝送チャンネルの選択試験

1) A (光) ch, B (電気) ch 交互伝送試験

2) A (光) ch 伝送試験

3) B (電気) ch 伝送試験

## (5) ARINC データ処理試験

上記(1)の入出力信号ターミナル処理試験と兼ねて行い、ARINC 入出力信号波形の確認を行う。試験によって得られたARINC 入出力信号の波形を図63に示す。

## (6) フレーム周期試験

フレーム周期の設定はキーボードから 1 msec の単位で任意に行い、設定したタイマー間隔になっていることを確認する。

## (7) データのラップアラウンド試験

上記(1)の入出力信号ターミナル処理試験と兼ねて行い、エラー表示灯が点灯しないことを確認する。

## 5-4 実験室レベルでの光データバスのエラーレート測定試験

実験室レベルでのエラーレート測定試験は、図61に示したシステム構成で行った。試験結果は、中央演算処理器に記録させ、試験後それをパーソナルコンピュータで表示させ、読取ることによって得る。

光データバスの信頼性を定量的に示すエラーレート<sup>2)</sup>の評価には、メッセージエラーレートとビットエラーレートによる2種の方法がある。光

表12：各伝送系統別の伝送損失値  
(光送受信器無し)

NO.	組合せ項目		伝送減衰 (dB)	
	入力ポートNO.	出力ポートNO.	基準	結果
1	1	5	20以下	19.1
2	1	7	〃	19.0
3	1	8	〃	19.4
4	2	5	〃	18.2
5	2	7	〃	18.4
6	2	8	〃	18.7
7	6	5	〃	15.6
8	6	7	〃	15.7
9	6	8	〃	16.2

表13：光伝送ユニットの伝送特性 (光送受信器有り)

NO.	組合せ項目		ビットエラーレート	
	入力ポートNO.	出力ポートNO.	基準	結果
1	6	7	$1 \times 10^{-9}$ 以下	$1 \times 10^{-10}$ 以下
2	6	8	〃	〃
3	7	6	〃	〃
4	7	8	〃	〃
5	8	6	〃	〃
6	8	8	〃	〃

表14：機能性能試験用ソフトウェアの試験項目

NO.	試験項目	試験概要
1	入出力信号ターミナル処理試験	中央演算処理器，入力端末器，出力端末器の各機器に入出力される信号の確認
2	データベース伝送試験	中央演算処理器，入力端末器，出力端末器の各機器間のデータ伝送の確認
3	エラー情報の保持試験	伝送中 NVRAM内に保持される伝送エラーステータスの確認およびエラー表示信号（ディスクリート）の確認
4	バス伝送チャンネルの選択試験	バス伝送試験において，A ch/B ch交互，A chおよび B ch のみの各伝送選択の確認
5	ARINC データ処理試験	ARINC データが正常に伝送されているかどうかの確認
6	フレーム周期試験	フレーム周期が所定の設定時間通りになっているかどうかの確認
7	データのラップアラウンド試験	バス伝送において，データのラップアラウンドが正常に行われているかどうかの確認




図62：機能性能試験用試験機器のセットアップ

データベースを作動させ，一定時間に生じたメッセージエラーレート ( $ER_M$ ) と，ビットエラーレート ( $ER_B$ ) は各々次式で得られる。

$$ER_M = E_M / MT$$

$$ER_B = E_B / BT$$

但し， $E_M$ ：一定時間に生じたメッセージエラー数

$MT$ ：一定時間に伝送したメッセージ総数

$E_B$ ：一定時間に生じたビットエラー数

$BT$ ：一定時間に伝送したビット総数  
 バス規格 (MIL - STD - 1553 A) によると，エラーレートは，各々下記の値以下に規定されている。

$$ER_M = 10^{-6}$$

$$ER_B = 10^{-12}$$

本試験では，表 9 の伝送内容（メッセージ数：72，伝送ワード数：2,118）を110msecのフレーム




写真 - 1

ARINC  
出力波形





写真 - 2

ARINC データ(1)

10101010 1010...101 1  
 ワード AA<sub>H</sub>      データ      P





写真 - 3

ARINC データ(2)

01010101 0101...010 0  
 ワード 55<sub>H</sub>      データ      P




図63：ARINC 入出力信号波形

表15：実験室レベルでのエラーレート測定値

試験 NO.	作動時間 (minute)	メッセージ 総数	ビット総数	エラーレート	
				メッセージ	ビット
1	601	23,602,896	$1.38 \times 10^{10}$	$4.23 \times 10^{-8}$ 以下	$7.20 \times 10^{-11}$ 以下
2	607	23,838,480	$1.40 \times 10^{10}$	$4.19 \times 10^{-8}$ //	$7.13 \times 10^{-11}$ //
3	623	24,466,896	$1.43 \times 10^{10}$	$4.08 \times 10^{-8}$ //	$6.94 \times 10^{-11}$ //
4	607	23,838,480	$1.40 \times 10^{10}$	$4.19 \times 10^{-8}$ //	$7.13 \times 10^{-11}$ //
5	610	23,956,344	$1.40 \times 10^{10}$	$4.17 \times 10^{-8}$ //	$7.09 \times 10^{-11}$ //
6	621	24,388,344	$1.43 \times 10^{10}$	$4.10 \times 10^{-8}$ //	$6.96 \times 10^{-11}$ //
7	612	24,034,896	$1.41 \times 10^{10}$	$4.16 \times 10^{-8}$ //	$7.07 \times 10^{-11}$ //
8	601	23,602,896	$1.38 \times 10^{10}$	$4.23 \times 10^{-8}$ //	$7.20 \times 10^{-11}$ //
9	604	23,720,688	$1.39 \times 10^{10}$	$4.21 \times 10^{-8}$ //	$7.16 \times 10^{-11}$ //
10	620	24,349,032	$1.43 \times 10^{10}$	$4.10 \times 10^{-8}$ //	$6.98 \times 10^{-11}$ //
11	602	23,642,136	$1.39 \times 10^{10}$	$4.23 \times 10^{-8}$ //	$7.18 \times 10^{-11}$ //
12	616	24,192,000	$1.42 \times 10^{10}$	$4.13 \times 10^{-8}$ //	$7.02 \times 10^{-11}$ //
13	613	24,074,136	$1.41 \times 10^{10}$	$4.15 \times 10^{-8}$ //	$7.06 \times 10^{-11}$ //
14	618	24,270,480	$1.42 \times 10^{10}$	$4.12 \times 10^{-8}$ //	$7.00 \times 10^{-11}$ //
15	602	23,642,136	$1.39 \times 10^{10}$	$4.23 \times 10^{-8}$ //	$7.18 \times 10^{-11}$ //
16	621	24,388,344	$1.43 \times 10^{10}$	$4.10 \times 10^{-8}$ //	$6.96 \times 10^{-11}$ //
17	614	24,113,448	$1.41 \times 10^{10}$	$4.15 \times 10^{-8}$ //	$7.04 \times 10^{-11}$ //
18	603	23,681,448	$1.39 \times 10^{10}$	$4.22 \times 10^{-8}$ //	$7.17 \times 10^{-11}$ //
19	602	23,642,136	$1.39 \times 10^{10}$	$4.23 \times 10^{-8}$ //	$7.18 \times 10^{-11}$ //
20	606	23,799,240	$1.40 \times 10^{10}$	$4.20 \times 10^{-8}$ //	$7.14 \times 10^{-11}$ //
合計	12,203	479,244,456	$2.81 \times 10^{11}$	$2.08 \times 10^{-8}$ //	$3.54 \times 10^{-12}$ //

周期で繰返し伝送し、バス制御器の揮発性メモリに書込ませた伝送エラーの発生回数とバスの作動時間からメッセージエラーレートとビットエラーレートを算出する方法を用いた。

試験結果は、表15に示す値を得た。但し、これらの値はエラーが生じた場合のデータでなく、試験時間の制約から強制的にストップさせた時のものである。従って、試験時間の延長でエラーレートをさらに小さくすることは十分可能である。これらのエラーレートをバス規格の規定値と比較すると、メッセージエラーレートは非常に小さく満足な値である。ただし、ビットエラーレートは規定値に達していないが、これは主に試験時間不足

によるもので、規定値に到達させるためには26日間の連続作動を行い、且つエラーを生じないことが必要である。

#### 5-5 環境試験

光データベースの実機に対する搭載性を評価する環境試験は、試験規格 MIL-STD-810 C, MIL-STD-461 Aに基づき、表16に示す試験項目について実施した。各項目の試験方法についてはこれらの試験規格に定められているのでここでは省略する。試験内容は、大別して①環境試験前の伝送機能・性能確認試験、②各環境試験中の伝送機能・性能試験、および③環境試験後の伝送機能

表16：環境試験の試験項目とその概要（1）

No.			機能性能試験内容
	項目番号	試験内容	
1	1	事前確認	ダイナミック試験
2	2 (1)	高度試験	
	a	試験中	ダイナミック試験
	b	事後確認	ダイナミック試験, 外観検査
	c	環境データ	
3	2 (2)	高温試験	
	a	試験中	ダイナミック試験
	b	事後確認	ダイナミック試験, 外観検査
	c	環境データ	
4	2 (3)	低温試験	
	a	試験中	ダイナミック試験
	b	事後確認	ダイナミック試験, 外観検査
	c	環境データ	
5	2 (4)	振動試験	
	a	共振点X軸加振	(*1)
	b	サイクリングX軸加振	(*2)
	c	共振点Y軸加振	(*1)
	d	サイクリングY軸加振	(*2)
	e	共振点Z軸加振	(*1)
	f	サイクリングZ軸加振	(*2)
g	環境データ		
6	2 (5)	湿度試験	
	a	事後確認	(*1), 外観検査
	b	環境データ	
7	2 (6)	電磁干渉試験	
		CS01 CPU-30Hz, 8.4Vp-p	ダイナミック試験 (CPU-INP)
		CPU-1.5KHz, 8.4Vp-p	ダイナミック試験 (CPU-OUT)
		CPU-50KHz, 8.4Vp-p	

表16：環境試験の試験項目とその概要（2）

No.	試験内容		機能性能試験内容
	項目番号	試験内容	
7	2 (6) a	電磁干渉試験 CS01 INP-30Hz, 8.4Vp-p	ダイナミック試験 (INP-OUP)
		INP-1.5KHz, 8.4Vp-p	
		INP-50KHz, 8.4Vp-p	
		OUP-30Hz, 8.4Vp-p	ダイナミック試験 (OUP-INP)
		OUP-1.5KHz, 8.4Vp-p	
		OUP-50KHz, 8.4Vp-p	
	b	CS06 CPU-正, 単発 (56V, 10ms)	ダイナミック試験 (CPU-INP, CPU-OUP) バスエラーモニタのみ
		CPU-負, 単発 (56V, 10ms)	
		CPU-正, 10PPS (56V, 10ms)	ダイナミック試験 (CPU-INP, CPU-OUP)
		CPU-負, 10PPS (56V, 10ms)	
		INP-正, 単発 (56V, 10ms)	ダイナミック試験 (INP-OUP)
		INP-負, 単発 (56V, 10ms)	バスエラーモニタのみ
		INP-正, 10PPS (56V, 10ms)	ダイナミック試験 (INP-OUP)
		INP-負, 10PPS (56V, 10ms)	
		OUP-正, 単発 (56V, 10ms)	ダイナミック試験 (OUP-INP)
		OUP-負, 単発 (56V, 10ms)	バスエラーモニタのみ
		OUP-正, 10PPS (56V, 10ms)	ダイナミック試験 (OUP-INP)
		OUP-負, 10PPS (56V, 10ms)	
	c	CE03 環境データ (伝導性放射)	ダイナミック試験実行中
	d	RE02 環境データ (放射性放射)	
e	CS06 スパイク電圧波形		
8	3	事後確認	ダイナミック試験

表17：環境試験に用いた供試体とその試験内容

試験 順序	試 験 項 目		供 試 体				代表品目による場合の理由
	項目番号	項 目	CPU	INP	OUP	光部品	
1	1	機能性能事前確認	○	○	○	○	
	2	環境試験	—	—	—	—	
2	2	高度試験	—	—	○	○	CPU および INP は OUP と同等の構造であるため。
3	2-(1)	高温試験	○	○	○	○	
4	2-(2)	低温試験	○	○	○	○	
5	2-(3)	振動試験	—	—	○	○	同 上
6	2-(4)	湿度試験	—	—	○	○	同 上
7	2-(5)	電磁干渉試験	○	○	○	○	
8	3	機能性能事後確認	○	○	○	○	

但し { CPU：中央演算処理器  
INP：入力端末器  
OUP：出力端末器

・性能確認試験から成る。試験する供試体は、中央演算処理器、入力端末器、出力端末器および光伝送ユニットである。試験項目の中には、各機器の構造が同等であることから表17に示す様に一部省略した項目もあるが、出力端末器と光伝送ユニットについては試験項目の全てを実施した。

試験結果は、所定の環境において光データバスの要求基準が全て満足されていることを確認できた。

#### 5-6 飛行試験

本飛行試験の目的は、前節の各種環境が複合した実環境下での機能・性能試験により光データバスの信頼性を実証することにある。

本飛行試験に用いた実験機の機能・性能<sup>39)</sup>、光データバスの実験機への装備方法と結線信号、試験方法および試験結果等について以下に示す。

##### (1) 実験機の概要<sup>39)</sup>

飛行試験に用いた実験機は、ドルニエ DO-228-200 であり、CRT を用いた最新の電子式飛行／航法計器 (EFIS) システム、フライトマネジメントシステム、衛星航法装置などを装備した双発のターボプロップ機である (図64, 図65参照)。但し、同機には与圧室がなく、与圧隔壁光コネクタ

の機能試験が実施できないが、それ以外の試験は全て可能である。

なお、実験機の性能は、表18に示す仕様を有している。

##### (2) 光データバスのハーネス、装備および結線信号

光データバスのハーネスは、実験機による飛行試験のみでなく各種光伝送試験が実施できる様に図66に示す寸法で製作されている。光ファイバハーネス用チューブの特性を表19に示す。

光データバスの実験機への装備は、図67に示す様に客席の一部を除去し、床のレールに基盤を取付け、その基盤上に一括して取付けられている。

光データバスシステムの各機器へ結合される入出力信号は、図68に示す様に、実験機側から出力されている慣性航法装置 (INS)、迎え角 ( $\alpha$ )、サイドスリップ角 ( $\beta$ )、気圧高度計 ( $h$ )、ピトー圧速度計 ( $V$ ) および舵角 ( $\delta$ ) 信号等50種類におよぶ信号が入力信号として処理され、光データバスにより伝送された信号の一部が機内に装備されているモニター用ペンレコーダに出力されている。

なお、ペンレコーダには、光データバスの伝送機能を常時モニターするため、光データバス経由





図64：実験機（ドルニエ DO - 228 - 200）の外観






表18：実験機（ドルニエ DO - 228 - 200）の性能

型 式	DORNIER 228-200
座 席 数	19
エ ン ジ ン	Garrett TYPE331-5-252D 715shp×2
全 長	16.56m
全 幅	16.97m
全 高	4.86m
翼 面 積	32.00m <sup>2</sup>
客室の長さ	7.08m
客室の幅	1.35m
客室の高さ	1.55m
客室の容積	14.70m <sup>3</sup>
標準空虚自重	3,202kg
最大離陸重量	5,700kg
離陸距離	564m (15m越え)
着陸距離	448m (15m越え)
上昇率 (双発)	10.30m/s (海面上)
上昇限度 (片発)	4,878m
最大巡航速度	370km/h (海面上)


図65：実験機（ドルニエ DO - 228 - 200）の3面図



(a) 光ファイバケーブル(No.1)のレイアウト



(b) 光ファイバケーブル(No.2)のレイアウト



(c) 光ファイバケーブル(No.3)のレイアウト

但し、**SC**: 単芯光コネクタ, 光ファイバ単線径: 1.5 φ(■)  
**MC**: 多芯光コネクタ, 光ファイバケーブル径: 6 φ(■)

図66: 光ファイバケーブルのハーネス

表19: 光ファイバハーネス用チューブの特性

(1)材質	: 特殊ビニル
(2)外径	: 6 ■■
(3)主要特性	
①脆化温度	: -70 °C以下
②耐焰性(自己消火性)	: 45 秒以下
③耐電圧	: 8000 V/■■
④伸び	: 300 %以上
⑤引張強さ	: 1,275 N/cm <sup>2</sup> 以上

の光伝送信号以外に、光データベースへ入力させたものと同一の信号を一部出力させている。従って、両信号を比較することによって光データベースの伝送機能は確認できる。

ここで、INS 信号は2チャンネルのデータベース (ARINC 429) の信号であり、 $\alpha$ ,  $\beta$ ,  $h$ ,  $V^2$ , および5チャンネルのパイロット操舵信号  $\delta_a$ ,  $\delta_e$ ,  $\delta_r$ ,  $\delta_{T1}$ ,  $\delta_{T2}$  はアナログ信号である。ペンレコーダは出力が6チャンネルであるため、両信号の比較は3種類のみである。

### (3) 飛行試験の方法

光データベースの信頼性の評価は、飛行試験時間に対する伝送エラーの発生回数を比率で定量的に




図67：実験機への光データベースの装備状態

示すメッセージエラーレートとビットエラーレートによって行う。従って、飛行試験の最大の問題は、飛行試験時間を如何に長時間獲得するかにある。

飛行試験の方法としては、飛行ミッションを特に定めず、通常行われている離陸、旋回、巡航、旋回、着陸の一連の飛行形態を主とし、また、別目的で行われる各種飛行試験もデータ取得が可能であれば本飛行試験の一部と見なして扱う。

光データベースシステムの作動は、離陸直前に機上で電源を投入してから着陸直後に機上で電源を遮断するまでの時間行われており、この時間が飛行試験時間となる。この間の伝送エラーの有無、エラー発生回数およびエラーの内容は中央演算処理器のメモリにストアされ、飛行試験終了後、地上でこのメモリ内容を読み出し、メッセージエラーレートおよびビットエラーレートを算出する

(4) 飛行試験結果

飛行試験は前節の方法によって行ったが、飛行時の主要状態量は主に下記データで行われている。即ち、主な飛行記録データとしては、最大速度：92.6m/s (180kt)、高度：2,896m (9,500ft)、最大旋回バンク角：60度、飛行試験時の気象状態としては、離陸時の気温：約31~18℃、気圧：約101.693~100.643kPa (30.0~29.7in.Hg)であった。

各飛行試験によって得られたデータは表20に一括して示す。同表から判るように、飛行回数：35回、1回の飛行時間：約1.5時間、飛行延べ時間：52時間である。しかし、伝送エラーの発生はこの間一度も発生しておらず、これらの値から平均値を算出するとメッセージエラーレート：約 $2.93 \times 10^{-7}$ 以下（バス規格 MIL-STD-1553 A による規定値： $10^{-6}$ 以下）およびビットエラーレート：約 $4.38 \times 10^{-10}$ 以下（バス規格 MIL-STD-1553 A による規定値： $10^{-12}$ 以下）が得られる。従って、前者は規定値を十分満足しているが、後




図68：実験機から光データバスへの結線信号

者は飛行時間不足から規定値に到達していない。もし、後者を規定値に到達させるためには5-4節で示した様に26日間の連続作動とその間無エラーであることが必要になる。

なお、試験No.16の飛行状態のモニターに用いた飛行データ(機体の迎角： $\alpha$ 、速度： $V^2$ 、高度： $h$ )のタイムヒストリを図69、図70に示す。

この試験は、機体側から直接得られる信号と光データバス経由の信号との比較を容易にし、その差を明白にするため、機体運動が大きく変化する様にパイロット操縦が行われたケースである。

同図から判る様に、データは(a)： $\alpha$ スweep飛行試験、(b)：180度方向転換(最大出力、上昇、旋回)飛行試験、(c)：連続上昇、降下、旋回飛行試験、

および(d)：通常の着陸飛行から得られている。各データとも上部が光データバス経由の信号、下部が機体側から直接得られた信号である。両信号は波形が非常に良く一致しており、光データバスの伝送機能が正常に作動していることを示している。

なお、光データバス経由の信号は、機体側から直接得られた信号に比較してノイズが少ない。これは光データバス経由の信号がフォトカップラ、A/D、D/A変換器を経由していることおよび伝送のフレーム周期が110msecで行われていることによるサンプリング効果とフィルタ効果によりノイズが除去されているからである。また、(d)の着陸時の $\alpha$ 信号の様に変化の速い場合、光データバス経由の信号は間欠信号で得られているが、この

表20：飛行試験によるエラーレート測定値

試験 NO.	作動時間 (minute)	メッセージ 総数	ビット総数	エラーレート	
				メッセージ	ビット
1	115	4,516,344	$2.66 \times 10^9$	$2.21 \times 10^{-7}$ 以下	$3.76 \times 10^{-10}$ 以下
2	121	4,752,000	$2.79 \times 10^9$	$2.10 \times 10^{-7}$ //	$3.57 \times 10^{-10}$ //
3	118	4,634,136	$2.72 \times 10^9$	$2.15 \times 10^{-7}$ //	$3.66 \times 10^{-10}$ //
4	82	3,220,344	$1.89 \times 10^9$	$3.10 \times 10^{-7}$ //	$5.27 \times 10^{-10}$ //
5	94	3,691,584	$2.17 \times 10^9$	$2.70 \times 10^{-7}$ //	$4.60 \times 10^{-10}$ //
6	94	3,691,584	$2.17 \times 10^9$	$2.70 \times 10^{-7}$ //	$4.60 \times 10^{-10}$ //
7	112	4,398,480	$2.58 \times 10^9$	$2.27 \times 10^{-7}$ //	$3.86 \times 10^{-10}$ //
8	94	3,691,584	$2.17 \times 10^9$	$2.70 \times 10^{-7}$ //	$4.60 \times 10^{-10}$ //
9	72	2,827,584	$1.66 \times 10^9$	$3.53 \times 10^{-7}$ //	$6.01 \times 10^{-10}$ //
10	86	3,377,448	$1.98 \times 10^9$	$2.96 \times 10^{-7}$ //	$5.03 \times 10^{-10}$ //
11	76	2,984,727	$1.75 \times 10^9$	$3.35 \times 10^{-7}$ //	$5.69 \times 10^{-10}$ //
12	102	4,005,818	$2.35 \times 10^9$	$2.49 \times 10^{-7}$ //	$4.24 \times 10^{-10}$ //
13	96	3,770,181	$2.21 \times 10^9$	$2.65 \times 10^{-7}$ //	$4.50 \times 10^{-10}$ //
14	52	2,042,181	$1.20 \times 10^9$	$4.89 \times 10^{-7}$ //	$8.32 \times 10^{-10}$ //
15	102	4,005,818	$2.35 \times 10^9$	$2.49 \times 10^{-7}$ //	$4.24 \times 10^{-10}$ //
16	81	3,181,090	$1.87 \times 10^9$	$3.14 \times 10^{-7}$ //	$5.34 \times 10^{-10}$ //
17	100	3,927,272	$2.31 \times 10^9$	$2.54 \times 10^{-7}$ //	$4.32 \times 10^{-10}$ //
18	81	3,181,090	$1.87 \times 10^9$	$3.14 \times 10^{-7}$ //	$5.34 \times 10^{-10}$ //
19	125	4,909,090	$2.88 \times 10^9$	$2.03 \times 10^{-7}$ //	$3.46 \times 10^{-10}$ //
20	44	1,728,000	$1.01 \times 10^9$	$5.78 \times 10^{-7}$ //	$9.83 \times 10^{-10}$ //
21	78	3,063,272	$1.80 \times 10^9$	$3.26 \times 10^{-7}$ //	$5.54 \times 10^{-10}$ //
22	83	3,259,636	$1.91 \times 10^9$	$3.06 \times 10^{-7}$ //	$5.21 \times 10^{-10}$ //
23	106	4,162,909	$2.44 \times 10^9$	$2.40 \times 10^{-7}$ //	$4.08 \times 10^{-10}$ //
24	120	4,712,727	$2.77 \times 10^9$	$2.12 \times 10^{-7}$ //	$3.60 \times 10^{-10}$ //
25	79	3,102,545	$1.82 \times 10^9$	$3.22 \times 10^{-7}$ //	$5.47 \times 10^{-10}$ //
26	80	3,141,818	$1.84 \times 10^9$	$3.18 \times 10^{-7}$ //	$5.40 \times 10^{-10}$ //
27	120	4,712,727	$2.77 \times 10^9$	$2.12 \times 10^{-7}$ //	$3.60 \times 10^{-10}$ //
28	41	1,610,181	$9.47 \times 10^8$	$6.21 \times 10^{-7}$ //	$1.05 \times 10^{-8}$ //
29	102	4,005,818	$2.35 \times 10^9$	$2.49 \times 10^{-7}$ //	$4.24 \times 10^{-10}$ //
30	96	3,770,181	$2.21 \times 10^9$	$2.65 \times 10^{-7}$ //	$4.50 \times 10^{-10}$ //
31	130	5,105,454	$3.00 \times 10^9$	$1.95 \times 10^{-7}$ //	$3.32 \times 10^{-10}$ //
32	83	3,259,636	$1.91 \times 10^9$	$3.06 \times 10^{-7}$ //	$5.21 \times 10^{-10}$ //
33	106	4,162,909	$2.44 \times 10^9$	$2.40 \times 10^{-7}$ //	$4.08 \times 10^{-10}$ //
34	120	4,712,727	$2.77 \times 10^9$	$2.12 \times 10^{-7}$ //	$3.60 \times 10^{-10}$ //
35	79	3,102,545	$1.82 \times 10^9$	$3.22 \times 10^{-7}$ //	$5.47 \times 10^{-10}$ //
合計	3,270	128,421,440	$75.38 \times 10^9$	$7.78 \times 10^{-8}$ //	$1.32 \times 10^{-11}$ //





図69：光データバスの飛行試験No.16の内容と各飛行状態モニター信号（1）



(c) 連続上昇, 降下, 旋回飛行試験データ

(d) 通常の着陸飛行データ

図70: 光データバスの飛行試験No16の内容と各飛行状態モニター信号 (2)

信号の間欠周期はデータバスのフレーム周期（110 msec）に合致しており、フレーム周期のサンプリング効果によるものである。なお、出力端末器の A/D 変換速度は表 5 に示した様に  $50\mu\text{sec}$  であり、110msec の間欠信号を滑らかにする様な低域フィルタは設計製作上考慮しておらず挿入していない。

## 6. おわりに

本光データバスの研究開発は、STOL 機の将来技術に関する研究開発の一環として行われたものであり、将来の航空機の耐 EMI、耐 EMP、高性能化を目的としたフライ・バイ・ライト制御システムの基盤技術を確立するため、航空機搭載条件（小型化、軽量化、耐環境性等）を満足する光データバスを開発試作し、実機による実飛行環境下でそれを実証し、その信頼性を立証することに主眼を置くものである。

主なる成果は、以下の通りである。

- (1) 光データバスのシステム構成は、中央演算処理器 1 台、端末器 2 台、8 対 8 スターカップラ 1 個、隔壁光コネクタ 1 個、16 芯光コネクタ 1 個、4 芯光コネクタ 2 個、単芯光コネクタ 14 個、単芯光コネクタ用アダプタ 4 個および光ファイバケーブル 3 セットで行い、これら光伝送ユニットの長所である耐 EMI 性、耐 EMP 性等を持たせると共に実機への装備性を持たせた。また、光伝送ラインのバックアップ用として電気伝送ラインを併設し伝送システムの信頼性を確保して実機操縦システムへの組み込みの可能性を持たせた。
- (2) 光データバスの設計製作仕様としては、米軍のデータバス規格（MIL-STD-1553A, B, DOD-STD-1773, MIL-STD-1773）、環境試験方法に関する規格（MIL-STD-810C, MIL-STD-461B）を基本的に採用し実機搭載上の汎用性と耐環境性を持たせた。
- (3) 光分岐結合器としては、製作が最も容易であると思われるミキシングロッド、透過方式のものを開発し、単体試験でその光分岐・結合特性が設計仕様を満足されていることを実証した。なお、この光分岐結合器は電氣的にパッシブな

もので、入出力ポート数が 8 対 8 のスターカップラである。

- (4) 隔壁光コネクタ、16 芯光コネクタ、4 芯光コネクタ等の光コンポーネントを試作開発した。
- (5) 光データバスシステムの評価試験は、①光伝送ユニット単体試験、②実験室レベルの試験、③各種環境試験および④飛行試験の各試験レベルで実施し、光データバスの機能性能が FBL 制御システムに適合していることを立証した。
- (6) 光データバスの信号処理にマイクロプログラム方式、バスオペレーションに Channel Control Block 方式を採用し、データ伝送効率を高めた。
- (7) エラーレートを測定し、信頼性を実証するデータを取得すると共に問題点を明らかにした。なお、実用化においてはまだ多くの問題が残っており、今後の研究開発課題として以下に示す。

- (1) 実験機の操縦システムに光データバスを組み入れたシステムの構築および飛行試験による光データバスの信頼性の実証。
- (2) 光データバスの多重化技術の開発
- (3) 光のメリットを生かした伝送の高速化による高性能化（伝送速度と信号処理速度の高速化）。

航技研においては、上記課題の内、(1) の光データバスを操縦システムに組み入れた実機による飛行試験の検討を進めている。

最後に、本研究を進めるに当って御協力して頂いた日本電気株式会社、府中事業所電波応用事業部と横浜事業所スペース・レーザ通信開発本部の方々並びに当所 STOL プロジェクト推進本部で終始御支援戴いた岡部制御部部長と森飛行実験部部長に謝意を表します。



## 参考文献

- 1) Airline Electronic Engineering Committee : ARINC Specification 429 : Mark 33 Digital Information Transfer System, 1979
- 2) USA Department Defence : MIL-STD-1553A, B, Aircraft Internal Time Division Command/Response Multiplex Data Bus, 1978
- 3) 日本航空宇宙興業会：フライ・バイ・ライト (Fly-By-Light) に関する技術動向調査, 航空宇宙興業振興に関する調査 No.49, 1983. 3
- 4) 真柳光美：航空機用光システム, オプトロニクス, 1983, No.4
- 5) 渡辺 顕, 真柳光美：光技術の航空機飛行制御システムへの適用, 計測と制御, 第23巻, 第8号, 1984. 8
- 6) 真柳光美：飛行制御システム用光技術, 日本航空宇宙学会誌, 第32巻, 第369, 1984, 10
- 7) 真柳光美：フライ・バイ・ライトの現状と将来, 光学技術コンタクト, Vol.23, No.12, 1985
- 8) 真柳光美：フライバイライト要素技術の開発状況と将来展望, 日本航空宇宙学会誌, 第39巻, 第452号, 1991. 9
- 9) 真柳光美：光データベース, 第20回飛行機シンポジウム講演前刷集, 1982. 11
- 10) Carl D. Wise, Jame A. Henderson : FIBER OPTIC DATA BUSES FOR AVIONICS A SYSTEM VIEW, NAECO, 77 RECRD
- 11) J. R. Ellies, et al. : A-7 ALOFT Economic Analysis Development Concept AD A013221, 1975
- 12) R. A. Greenwell : RESULTS OF A-7 ALOFT "BOTTOMS UP" MODEL AND WEIGHT SENSITIVITY ANALYSIS, NELC Technical Report 1998, 1976. 7
- 13) J. D. Anderson, et al. : Fiber Optic Data Bus, Proc. Annual Connectors Symposium, 1977
- 14) William B. Scott : USAF Continues Digital Tactical Effort, Aviation Week & Space Technology 1981. 10. 19
- 15) Richard E. Kestek : YC-14 Digital Flight Control Data Management, AIAA Paper, 75-1085, 1975
- 16) E. A. Howard, et al : Fiber Optic Data Bus, Naval Electronics Laboratory Center, TR-1921, 1974. 4
- 17) J. E. Shaunfield and J. R. Biard : A MIL-STD-1553 Fiber Optic Data Bus, AFSC Multiplex Data Bus Conf., Nov. 1976
- 18) 日本航空宇宙工業会：フライ・バイ・ライト (FBL) 用光データ・バス・システムの研究, 革新航空機技術開発に関する研究調査成果報告書No.814, 1984. 3
- 19) 日本航空宇宙工業会：フライ・バイ・ライト (FBL) 用光データ・バス・システムの研究, 革新航空機技術開発に関する研究調査成果報告書No.912, 1985. 3
- 20) 日本航空宇宙工業会：フライ・バイ・ライト (FBL) 用光データ・バス・システムの研究, 革新航空機技術開発に関する研究調査成果報告書No.6005, 1986. 3
- 21) 青木茂夫, 梶谷光男, 白玉公一, 真柳光美, 滝沢 実：8-8スターカップラ, 56年度電子通信学会全国大会 分冊4, No.831, 1981
- 22) Owen R. Mulkey : FIBER OPTIC CONNECTION SYSTEMS FROM AN AEROSPACE USER'S STANDPOINT, Boeing Aerospace Report
- 23) J. L. Jones, et : Application of the General Purpose Multiplex System to the A-7E Avionics, IEEE, 1978
- 24) Charles R. Husbands and Rod Katz : The Application of Multiple Speed Data to a MIL-STD-1773 Data Bus Structure, IEEE, 1983
- 25) NAVAL Air Engineering Center : MILITARY STANDARD, FIBER OPTIC MECHANIZATION OF AN AIRCRAFT INTERNAL TIME DIVISION COMMAND/RESPONSE MULTIPLEX DATA BUS (PROPOSED

- DOD - STD - 1773), 1985. 4
- 26) USA Department Defence : MIL - STD - 1773, FIBER OPTIC MECHANIZATION OF AN AIRCRAFT INTERNAL TIME DIVISION COMMAND/RESPONSE MULTIPLEX DATA BUS, 1989. 10
- 27) 航空宇宙技術研究所：低騒音S T O L実験機の基本設計, TM - 452, 1981. 12
- 28) 真柳光美：光パルス式デジタルトランスジューサの研究, 航空宇宙技術研究所報告, NAL TR - 878, 1985. 9
- 29) 真柳光美, 滝沢 実, 内田忠夫：デジタル／オプティカル・ロータリポジション・トランスジューサの試作開発, システムと制御, Vol.32, No.4 1988. 4
- 30) M. Mayanagi, M. Takizawa, T. Uchida, Y. Ehara, M. Hoshikawa : DEVELOPMENT OF A DIGITAL/OPTICAL ROTARY POSITION TRANSDUCER, 7th OPTICAL FIBRE SENSORS CONFERENCE, 1990. 12
- 31) 真柳光美, 滝沢 実, 内田忠夫：デジタル／オプティカル・ロータリポジション・トランスジューサの試作開発, 航空宇宙技術研究所報告, NAL TR - 1106, 1991. 5
- 32) 真柳光美, 滝沢 実, 渡辺 顯, 若色 薫：航空機用マルチターミナル光データバスの研究, 航空宇宙技術研究所報告, NAL TR - 1125, 1991. 10
- 33) 真柳光美, 滝沢 実, 内田忠夫, 末光義雄, 小山善貞：航空機搭載型光データバス(1)試作開発, 第26回飛行機シンポジウム講演前刷集, 1988. 10
- 34) 滝沢 実, 真柳光美, 内田忠夫, 末光義雄, 小山善貞：航空機搭載型光データバス(2)環境試験, 第26回飛行機シンポジウム講演前刷集, 1988. 10
- 35) 真柳光美, 滝沢 実, 内田忠夫, 輿石 肇, 末光義雄, 森田敏幸, 児玉淳三：航空機搭載型光データバス(3)バス制御ソフトウェアと性能評価試験, 第27回飛行機シンポジウム講演前刷集, 1988. 10
- 36) 内田忠夫, 真柳光美, 滝沢 実, 稲垣敏治, 穂積弘毅, 石川和敏：航空機搭載型光データバス(4)飛行試験, 第27回飛行機シンポジウム講演前刷集, 1989. 10
- 37) 日本電気株式会社：S - 03 耐環境性シングルボードコンピュータ, Cat. No.J47030, 1986
- 38) 日本規格協会：ガラスファイバ用単心光ファイバコネクタ通則, JIS C 5962, 1987. 6
- 39) 航空宇宙技術研究所 飛行実験部：実験用航空機ドルニエ機について一現況と装備機器概要一, 航空宇宙技術研究所, TM - 637, 1991. 7

付表A：光データベースのエラーレート測定試験用プログラムリスト（中央演算処理器）

```

;
;*****
;*
;*      飛行試験用制御ソフトウェア
;*      中央演算処理器
;*
;*      FILE NAME      FBLCPU.A86
;*
;*      REV  2.00      1989.04.06
;*
;*****
;
;      TITLE  'FBLCPU V2.00 '
;
;
;
;*****
;*
;*      INITIALIZE & MAIN ROUTINE
;*
;*****
;
F000          CS:G      CODE_SEG
;
;      ORG      CODE_OFS
;
START:
0000 FA          CLI
;
0001 B80000      MOV      AX,DATA_SEG
0004 8E:08      MOV      DS,AX
0006 B80000      MOV      AX,STACK_SEG
0009 8E:00      MOV      SS,AX
000B BCA021      MOV      SP,OFFSET STKBTM
000E B80010      MOV      AX,NV_SEG
0011 8E:C0      MOV      ES,AX
;
0013 E81E00      0034      CALL     INIT_MEMO          ; メモリ イニシャライズ
0016 E86000      0079      CALL     INIT_PIT1
0019 E83200      004E      CALL     INIT_SIO          ; SIO INITIALIZE
001C E8B100      00D0      CALL     INIT_PIC          ; 割込 コントローラ INITIALIZE
001F E80701      0129      CALL     INIT_VECTOR      ; ベクターテーブル SET
0022 E83201      0157      CALL     INIT_CPU          ; cpu board ppi & biu init
0025 1:86200     008A      CALL     INIT_PIT2        ; timmer counter initialize
0028 FB
;
MAIN:
0029 E:85201     017E      CALL     FBL_DI
002C E86101     0190      CALL     FBL_AI
002F E:8A201     01D4      CALL     FBL_DO
;
0032 E:BF5       0029      JMPS     MAIN
;
;*****
;*
;*      MEMORY INITIALIZE
;*
;*****
;
INIT_MEMO:
0034 BF0000      MOV      DI,0          ; ADDRESS COUNTER = 0
0037 B000       MOV      AL,0          ; INITIAL DATA = 0
0039 B97510     MOV      CX,OFFSET RAMBTM - OFFSET RAMTOP
;
MEMO_10:
003C 88850010    MOV      RAMTOP[DI],AL
0040 47         INC      DI
0041 E2F9       003C     LOOP    MEMO_10
;
0043 C6067120FF  MOV      BYTE PTR INP_DI,0FFH
0048 C6067320FF  MOV      BYTE PTR OUP_DI,0FFH
004D C3         RET
;

```

```

;
;*****
;*
;*      プログラマブル・インターバル・タイマー INITIALIZE
;*
;*****
;
INIT_PIT1:
0079 BAD600      MOV      DX,PIT_MODE_PORT
007C B0B6        MOV      AL,,PIT_CNT2_MODE
007E EE          OUT      DX,AL                      ; COUNTER #0 MODE SET
;
007F BAD400      MOV      DX,PIT_CNT2_PORT
0082 B81000      MOV      AX,PIT_CNT2_DATA          ; COUNTER #2 DATA SET
0085 EE          OUT      DX,AL
0086 8AC4        MOV      AL,AH
0088 EE          OUT      DX,AL
;
0089 C3          RET
;
INIT_PIT2:
008A BAD600      MOV      DX,PIT_MODE_PORT
008D B034        MOV      AL,PIT_CNT0_MODE
008F EE          OUT      DX,AL                      ; COUNTER #1 MODE SET
;
0090 B074        MOV      AL,PIT_CNT1_MODE
0092 EE          OUT      DX,AL                      ; COUNTER #2 MODE SET
;
0093 BAD000      MOV      DX,PIT_CNT0_PORT
0096 B800F0      MOV      AX,PIT_CNT0_DATA          ; COUNTER #0 DATA SET
0099 EE          OUT      DX,AL
009A 8AC4        MOV      AL,AH
009C EE          OUT      DX,AL
;
009D C606011000  MOV      RTC_FLG,0                ; cler timmer multi set fla
00A2 C606021000  MOV      RTC_NEXT,0              ; clear after time flag
00A7 26A10080    MOV      AX,ES:RTC_TIMER
00AB 3DA901      CMP      AX,RTC_MAX
00AD 7813        JS       PIT2_10                ; jmp time data > pit max ?
;
00B0 2DA901      SUB      AX,RTC_MAX                ; time data - pit max
00B3 A30310      MOV      TIM_DAT,AX              ; save after timer data
00B6 C606011001  MOV      RTC_FLG,1              ; set timmer multi flag
00BB C606021001  MOV      RTC_NEXT,1            ; set after time flag
00C0 B8A901      MOV      AX,RTC_MAX              ; set pit max data
;
PIT2_10:
00C3 BD9A00      MOV      BX,TIME_MIN             ; 1ms count
00C6 F7E3        MUL      BX                       ; timer data * 1ms count
00C8 BAD200      MOV      DX,PIT_CNT1_PORT
00CB EE          OUT      DX,AL                      ; COUNTER #1 DATA SET
00CC 8AC4        MOV      AL,AH
00CF EE          OUT      DX,AL
;
00CF C3          RET
;
;*****
;*
;*      SIO INITIALIZE
;*
;*****
;
INIT_SIO:
004E BADA00      MOV      DX,COMD_PORT
0051 B000        MOV      AL,,SIO_DUMMY
0053 EE          OUT      DX,AL                      ; ダミー出力
0054 B92000      MOV      CX,20H
0057 E2FE        LOOP     $
;
0059 EE          OUT      DX,AL                      ; ダミー出力
005A B92000      MOV      CX,20H
005D E2FE        LOOP     $
;
005F EE          OUT      DX,AL                      ; ダミー出力
0060 B92000      MOV      CX,20H
0063 E2FE        LOOP     $
;
0065 B040        MOV      AL,,SIO_RESET
0067 EE          OUT      DX,AL                      ; リセット
0068 B92000      MOV      CX,20H
006B E2FE        LOOP     $
;

```

```

006D B07E      MOV     AL,MODE_BYTE
006F EE        OUT     DX,AL                ; モード・セット
0070 B92000    MOV     CX,20H
0073 E2FE      I.OOP     $
                ;
0075 B037      MOV     AL,SIO_COMID_BYTE
0077 EE        OUT     DX,AL                ; コマンド・セット
0078 C3        RET
                ;
                ;
                ;*****
                ;*
                ;*      プログラマブル・インターラプト・コントローラ INITIALIZE
                ;*
                ;*****
                ;
                ;
INIT_PIC:
00D0 B011      MOV     AL,PIC_M_ICW1_DATA        ; master
00D2 E6C0      OUT     PIC_M_ICW1_PORT,AL
00D4 B020      MOV     AL,PIC_M_ICW2_DATA
00D6 E6C2      OUT     PIC_M_ICW2_PORT,AL
00D8 D060      MOV     AL,PIC_M_ICW3_DATA
00DA E6C2      OUT     PIC_M_ICW3_PORT,AL
00DC B01D      MOV     AL,PIC_M_ICW4_DATA
00DE E6C2      OUT     PIC_M_ICW4_PORT,AL
00E0 B09F      MOV     AL,PIC_M_MASK
00E2 E6C2      OUT     PIC_M_OCW1_PORT,AL
                ;
00E4 B011      MOV     AL,PIC_S_ICW1_DATA        ; slave
00E6 E6C4      OUT     PIC_S_ICW1_PORT,AL
00E8 B028      MOV     AL,PIC_S_ICW2_DATA
00EA E6C6      OUT     PIC_S_ICW2_PORT,AL
00EC B005      MOV     AL,PIC_S_ICW3_DATA
00EE E6C6      OUT     PIC_S_ICW3_PORT,AL
00F0 B009      MOV     AL,PIC_S_ICW4_DATA
00F2 E6C6      OUT     PIC_S_ICW4_PORT,AL
00F4 B0F8      MOV     AL,PIC_S_MASK
00F6 E6C6      OUT     PIC_S_OCW1_PORT,AL
                ;
00F8 B011      MOV     AL,PIC_S2_ICW1_DATA        ; slave FOR BIU
00FA BA1002    MOV     DX,PIC_S2_ICW1_PORT
00FD EE        OUT     DX,AL
00FE B030      MOV     AL,PIC_S2_ICW2_DATA
0100 BA1102    MOV     DX,PIC_S2_ICW2_PORT
0103 EE        OUT     DX,AL
0104 B006      MOV     AL,PIC_S2_ICW3_DATA
0106 BA1102    MOV     DX,PIC_S2_ICW3_PORT
0109 EE        OUT     DX,AL
010A B009      MOV     AL,PIC_S2_ICW4_DATA
010C BA1102    MOV     DX,PIC_S2_ICW4_PORT
010F EE        OUT     DX,AL
0110 B000      MOV     AL,PIC_S2_MASK
0112 BA1102    MOV     DX,PIC_S2_OCW1_PORT
0115 EE        OUT     DX,AL
                ;
0116 BAC400    MOV     DX,PIC_S_OCW2_PORT
0119 B020      MOV     AL,PIC_EOI
011B EE        OUT     DX,AL                ; EOI
011C BA1002    MOV     DX,PIC_S2_OCW2_PORT
011F B020      MOV     AL,PIC_EOI
0121 EE        OUT     DX,AL                ; EOI
0122 HAC000    MOV     DX,PIC_M_OCW2_PORT
0125 B020      MOV     AL,PIC_EOI
0127 EE        OUT     DX,AL                ; EOI
0128 C3        RET
                ;
                ;
                ;
                ;*****
                ;*
                ;*      ベクター・テーブル・セット
                ;*
                ;*****
                ;
                ;
INIT_VECTOR:
0129 BF0000    MOV     DI,0
012C B90500    MOV     CX,5                ; LOOP COUNTER = 5

```

```

;
VECT10:
012F C705CD17      MOV     [DI],OFFSET SPEC_INT      ; 専用割込み
0133 8C4D02      MOV     2[DI],CS
0136 83C704      ADD     DI,4
0139 E2F4        012F   LOOP    VECT10

;
013B BFA000      MOV     DI,0A0H
013E B80000      MOV     BX,0
0141 B91000      MOV     CX,16                      ; LOOP COUNTER = 8

;
VECT20:
0144 2E8B874818  MOV     AX,CS:VECT_TBL[HX]        ; 割込み処理アドレス・テーブル
0149 8905        MOV     [DI],AX
014B 8C4D02      MOV     2[DI],CS
014E 83C704      ADD     DI,4
0151 83C302      ADD     BX,2
0154 E2EE        0144   LOOP    VECT20

;
0156 C3          RET

;
;-----
;
; initialize for cpu board & biu
;-----
;
INIT_CPU:
0157 D089      MOV     AL,PP11_CONT_DATA          ; init for cpu board
0159 E6CE      OUT     PP11_CONT_PORT,AL

;
015B B01C      MOV     AL,1CH                    ; BIT LAMP INIT
015D E6CA      OUT     PP11_DAT2_PORT,AL
015F B01D      MOV     AL,1DH                    ; BIT INDI RESET
0161 E6CA      OUT     PP11_DAT2_PORT,AL
0163 B01C      MOV     AL,1CH
0165 E6CA      OUT     PP11_DAT2_PORT,AL

;
0167 B000      MOV     AL,0
0169 268B110480 MOV     BX,ES:ERR_TOTAL
016E 0BDB      OR      BX,BX
0170 7502      0174   JNZ     CPU10
0172 B001      MOV     AL,1

;
CPU10:
0174 B6C8      OUT     PP11_DAT1_PORT,AL

;
0176 B82000      MOV     AX,BIU_BMODE_DATA
0179 BA1402      MOV     DX,BIU_MODE_PORT          ; BIU BC ENA BUFF-B
017C EF        OUT     DX,AX

;
017D C3          RET

;
;-----
;
; ディスクリート入力 SUB ROUTINE
;-----
;
FBL_DI:
017E HA3002      MOV     DX,PP12_DAT1_PORT          ; di address
0181 ED        IN      AX,DX                  ; discrete input

;
0182 F7D0      NOT     AX
0184 25F9F1      AND    AX,0FFF9H
0187 260B06F083 OR     AX,ES:CH_DATA
018C A31110      MOV     AREA_DI,AX                ; data store

;
018F C3          RET

```

```

=====
;=
;=      アナログ入力 SUB ROUTIN
;=
=====
;
;
FBL_AI:
0190 BF0000      MOV      DI,0          ; data store crea counter
0193 B380        MOV      BL,80H       ; ai channel 0
;
;
; AI10:
0195 BA3202      MOV      DX,ADC_CH_PORT ; ai channel address
0198 8AC3        MOV      AL,BL
019A EE          OUT      DX,AL        ; chanel set
;
;
019B B90400      MOV      CX,4
019E E2FE        LOOP     $           ; 10us wait
;
;
01A0 2C80        SUB      AL,80H
01A2 EE          OUT      DX,AL        ; adc start
;
;
01A3 B90300      MOV      CX,3
01A6 E2FE        LOOP     $           ; 8us wait
;
;
01A8 BA3402      MOV      DX,ADC_IN_PORT ; ai data input address
01AB ED          IN      AX,DX
01AC A801        IN      AX,DX
01AE 7423        TEST     AL,1          ; change flag input
;                          ; change flag on ?
;                          ; no error return
01B0 B90F00      MOV      CX,15         ; 90us timer
;
;
; AI20:
01B3 ED          IN      AX,DX
01B4 A801        TEST     AL,1
01B6 7404        JZ      A130          ; change off ?
01B8 E2F9        LOOP     A120        ; yes,next job
;                          ; next charenge
;
;
01BA EB17        JMP     A1D3          ; time out error
;
;
; AI30:
01BC 89851310    MOV      AREA_AI[DI],AX ; data store
;
;
01C0 83C702      ADD      DI,2
01C3 FEC3        INC      BL           ; data store addr. + 2
;                          ; next channel
;
;
01C5 80FB85      CMP      BL,85H       ; channel < 85h ?
01C8 7CCB        JL      A110          ; yes next start
01CA 7502        JNE     A140          ; jmp ch > 85h
;
;
01CC FBC3        INC      DL           ; chanel = 86h set
;
;
; AI40:
01CE 801B8A      CMP      BL,8AH       ; channel <= 8ah ?
01D1 7EC2        JLE     A110          ; yes,start
;
;
; AIEND:
01D3 C3         RET
;
;
=====
;=
;=      ディスクリート 出力
;=
=====
;
;
FBL_DO:
01D4 A07120      MOV      AL,BYTE PTR INP_DI ; input term' di data
01D7 D0E0        SHL     AL,1          ; shift left 1 bit
01D9 241E        AND     AL,01EH
01DB 8A267320    MOV      AH,BYTE PTR OUP_DI ; output term' di data
01DF B105        MOV      CL,5
01E1 D2E4        SHL     AH,CL        ; shift left 5 bit
01E3 80E4E0      AND     AH,0E0H
01E6 0AC4        OR      AL,AH
;
;
01E8 F70611100800 ; do inv. flag on ?
01EE 7402        JZ      DO10         ; no jump
01F0 F6D0        NOT     AL           ; do data inv.
;
;
; DO10:
01F2 24FE        AND     AL,0FEH

```

```

0114 268B1E0480      MOV      BX,ES:ERR_TOTAL      ; bus error status
01F9 08DB            OR       BX,BX                ; bus error あり?
01FB 7502            JNZ      DO20                 ; yes jump
01FD 0C01            OR       AL,1
;
;
DO20:
01FF 16C8            OUT      PPI1_DAT1_PORT,AL
;
0201 C3              RET
;
;
;=====
;=
;=      1 5 5 3 B   チャンネル   A   SUB ROUTIN
;=
;=====
;
FBL_CHA:
03F1 BBCE17          MOV      BX,OFFSET CHA_TBL    ; cha sequense table addr.
03F4 8B3E0710       MOV      DI,BIU_SEQ          ; sequense no.
03F8 83EF02         SUB      DI,2                 ; sequense - 2
03FB 03FF           ADD      DI,DI                ; AL * 2
03FD 2EFA10000      JMP      CS:WORD PTR[BX+DI]   ; sequense no. proc.
;
;===== SEQUENCE NO. 2
;
CHA_SEQ2:
0402 BE0000          MOV      SI,0                 ; 1. BC -> RT1 set
0405 26C70600C080   MOV      ES:DB0A,0080H       ; コントロール・ワード
00
040C 26C70602C02B   MOV      ES:DB0A+2,082BH     ; 入力端末レシーブ・コメント
08
;
0413 BF0400          MOV      DI,4
0416 D90B00          MOV      CX,11                ; loop co. set
;
CHA_210:
0419 8B842710       MOV      AX,BIU_DATA[SI]     ; tx data
041D 26898500C0     MOV      ES:DB0A[DI],AX      ; 送信用 DATA SET
0422 83C602         ADD      SI,2                 ; tx data add. + 2
0425 83C702         ADD      DI,2                 ; biu add. +2
0428 E2EF           0419   LOOP     CHA_210
042A C70607100300   MOV      BIU_SEQ,3           ; sequense no. 3
0430 E92804           085B   JMP      CHA_END
;
;===== SEQUENCE NO. 3
;
CHA_SEQ3:
0433 C70609100010   MOV      ERR_CODE,1000H      ; error code ach rtl
0439 BA1402          MOV      DX,BIU_MODE_PORT    ; 1. BC -> RT1 start
043C B80000          MOV      AX,BIU_AMODE_DATA
043F EF            OUT      DX,AX                ; biu bc-ena-buff a
0440 BA1602          MOV      DX,BIU_START_PORT
0443 B000            MOV      AL,0                 ; rx block 1
0445 EE            OUT      DX,AL                ; BC start0
;
0446 26C70600D080   MOV      ES:DB0B,0080H       ; 2. RT1 -> BC set コント
00                                     ; ロール・ワード
044D 26C70602D02B   MOV      ES:DB0B+2,0C2BH     ; 入力端末トランスミット・
0C                                     ; コマンド
0454 C70607100400   MOV      BIU_SEQ,4           ; sequense no. 4
045A E9FE03           085B   JMP      CHA_END
;
;===== SEQUENCE NO. 4
;
CHA_SEQ4:
045D B9FA00          MOV      CX,250
;
CHA_405:
0460 90              NOP
0461 E2FD           0460   LOOP     CHA_405
;
0463 C70609100020   MOV      ERR_CODE,2000H      ; error code ach rtl
0469 BA1402          MOV      DX,BIU_MODE_PORT    ; 2. RT1 -> BC start
046C B82000          MOV      AX,BIU_BMODE_DATA
046F EF            OUT      DX,AX                ; biu bc-ena-buff a
0470 BA1602          MOV      DX,BIU_START_PORT
0473 B000            MOV      AL,0                 ; rx block 1
0475 EE            OUT      DX,AL                ; BC start

```



```

0476 B10000          MOV     SI,0          ; 3. BC -> RT2 set
0479 26C70600C080   MOV     ES:DB0A,0080H ; コントロール・ワード
00
0480 26C70602C02B   MOV     ES:DB0A+2,102BH ; 出力端末レシーブ・コマンド
10
;
0487 BF0400          MOV     DI,4
048A B90B00          MOV     CX,11        ; loop co. set
;
CHA_410:
048D 8H842710        MOV     AX,BIU_DATA[SI] ; tx data
0491 26898500C0      MOV     ES:DB0A[DI],AX ; 送信用 D A T A   S E T
0496 83C602          ADD     SI,2          ; tx data add. + 2
0499 83C702          ADD     DI,2          ; biu add. +2
049C E2EF            048D    LOOP    CHA_410
049E C70607100500    MOV     BIU_SEQ,5     ; sequense no. 3
04A4 E9H403          085B    JMP     CHA_END
;
;===== SEQUENCE NO. 5
;
CHA_SEQ5:
04A7 C70609101030   MOV     ERR_CODE,3010H ; error code ach rt2
04AD BA1402          MOV     DX,BIU_MODE_PORT ; 3. BC -> RT2 start
04B0 B80000          MOV     AX,BIU_AMODE_DATA
04B3 EF              OUT     DX,AX          ; biu bc-ena-buff b
04B4 BA1602          MOV     DX,BIU_START_PORT
04B7 B000           MOV     AL,0           ; rx block 1
04B9 FE              OUT     DX,AL          ; BC start
;
04BA BE0000          MOV     SI,0           ; 2. RT1 -> BC Wrap around
04BD BF0800          MOV     DI,8           ; biu add. + 8
04C0 B90100          MOV     CX,11
;
CHA_510:
04C3 268B8500D0     MOV     AX,ES:DB0B[DI]
04C8 39842710        CMP     BIU_DATA[SI],AX ; Wrap around check
04CC 750B            04D9    JNZ    CHA_520        ; error jmp
;
04CE 83C602          ADD     SI,2
04D1 83C702          ADD     DI,2
04D4 E2ED            04C3    LOOP    CHA_510
04D6 E90600          04DF    JMP     CHA_530
;
CHA_520:
04D9 BB0620          MOV     BX,2006H       ; error code ach inp Wrap
;                          around
;
04DC E84211          1621    CALL   BIU_ERR
;
CHA_530:
04DF 26C70600D080   MOV     ES:DB0B,0080H ; 4. RT2 -> BC set コント
;                          ロール・ワード
00
04E0 26C70602D02B   MOV     ES:DB0B+2,142BH ; 出力端末トランスミット・
;                          コマンド
;
14
04ED C70607100600    MOV     BIU_SEQ,6     ; sequense no. 6
04F3 E96503          085B    JMP     CHA_END
;
;===== SEQUENCE NO. 6
;
CHA_SEQ6:
04F6 B9FA00          MOV     CX,250
;
CHA_605:
04F9 90              NOP
04FA E2FD            04F9    LOOP   CHA_605
;
04FC C70609101040     MOV     ERR_CODE,4010H ; error code ach rt2
0502 BA1402          MOV     DX,BIU_MODE_PORT ; 4. RT2 -> BC start
0505 B82000          MOV     AX,BIU_BMODE_DATA
0508 EF              OUT     DX,AX          ; biu bc-ena-buff b
0509 BA1602          MOV     DX,BIU_START_PORT
050C B000           MOV     AL,0           ; rx block 1
050E EE              OUT     DX,AL          ; BC start
;
CHA_630:
050F 26C70600C081   MOV     ES:DB0A,0081H ; 5. RT1 -> RT2 set コント
;                          ロール・ワード
;
10
051D 26C70604C024   MOV     ES:DB0A+4,0C24H ; 入力端末トランスミット・
;                          コマンド

```

```

00
0516 26C70602C024      MOV      ES:DB0A+2,1024H      ; 出力端末レシーブ・
                                ; コマンド
00C
0524 C70607100700      MOV      BIU_SEQ,7           ; sequense no. 7
052A E92E03             085B      JMP      CHA_END
                                ;
                                ;===== SEQUENCE NO. 7
                                ;
                                CHA_SEQ7:
052D C70609100050      MOV      ERR_CODE,5000H      ; error code ach rtl
0533 BA1402             MOV      DX,BIU_MODE_PORT    ; 5. RT1 -> RT2 start
0536 B80000             MOV      AX,BIU_AMODE_DATA
0539 EF                 OUT      DX,AX                ; biu bc-ena-buff a
053A BA1602             MOV      DX,BIU_START_PORT
053D B000               MOV      AL,0                 ; rx block 1

CP/M ASM86 1.1  SOURCE: FBLCPU.A86  FHLCPU V2.00

053F EE                 OUT      DX,AL                ; BC start
                                ;
0540 BE0000             MOV      SI,0                 ; 4. RT2 -> BC Wrap around
0543 BF0800             MOV      DI,8                 ; biu add. + 8
0546 B90B00             MOV      CX,11
                                CHA_710:
0549 268B8500D0        MOV      AX,ES:DB0B[DI]
054E 39842710           CMP      BIU_DATA[SI],AX     ; Wrap around check
0552 750B             055F      JNZ      CHA_720           ; error jmp
0554 83C602             ADD      SI,2
0557 83C702             ADD      DI,2
055A E2ED             0549      LOOP     CHA_710
055C E90600           0565      JMP      CHA_730
                                ;
                                CHA_720:
055F BB1640             MOV      BX,4016H            ; error code ach inp Wrap
                                ; around
0562 E8BC10           1621      CALL     BIU_ERR
                                ;
                                CHA_730:
0565 26C70600D080      MOV      ES:DB0B,0080H      ; 6. RT2 -> BC set コント
                                ; ロール・ワード
00
056C 26C70602D024      MOV      ES:DB0B+2,1424H     ; 出力端末トランスミット・
                                ; コマンド
0014
0573 C70607100800      MOV      BIU_SEQ,8           ; sequense no. 8
0579 E9DF02             085B      JMP      CHA_END
                                ;
                                ;===== SEQUENCE NO. 8
                                ;
                                CHA_SEQ8:
057C C70609101060      MOV      ERR_CODE,6010H      ; error code ach rt2
0582 BA1402             MOV      DX,BIU_MODE_PORT    ; 6. RT2 -> BC start
0585 B82000             MOV      AX,BIU_BMODE_DATA
0588 EF                 OUT      DX,AX                ; biu bc-ena-buff a
0589 BA1602             MOV      DX,BIU_START_PORT
058C B000               MOV      AL,0                 ; rx block 1
058E EE                 OUT      DX,AL                ; BC start
                                ;
058F BE0A00             MOV      SI,10                ; 5. RT1 -> RT2 data save
0592 BF0000             MOV      DI,0
0595 B90400             MOV      CX,4
                                CHA_810:
0598 268B8400C0        MOV      AX,ES:DB0A[SI]     ; rtl tx data
059D 89853D10           MOV      AINP_DI[DI],AX     ; rtl data save
05A1 83C602             ADD      SI,2
05A4 83C702             ADD      DI,2
05A7 E2EF             0598      LOOP     CHA_810
05A9 26A10AC0           MOV      AX,ES:DB0A+10
05AD A37120             MOV      INP_DI,AX           ; save di data for do data
                                ;
05B0 B82010             MOV      AX,1020H            ; 7. RT1 -> RT2 set
05B3 BB200C             MOV      BX,0C20H
05B6 BD0000             MOV      BP,0
05B9 B91000             MOV      CX,16
                                ;
                                CHA_820:
05BC 26C78600C081      MOV      ES:DB0A[BP],0081H  ; コントロール・ワード

```

```

00
05C3 26898G02C0      MOV      ES:DB0A+2[BP],AX      ; 出力端末レシーブ・コマン
05C8 26899E04C0      MOV      ES:DB0A+4[BP],BX      ; 入力端末トランスミット・
                                ; コマンド

05CD 052000           ADD      AX,20H
05D0 83C320           ADD      BX,20H
05D3 81C58000         ADD      BP,128
05D7 E2E3             05BC    LOOP     CHA_820
05D9 C70607100900    MOV      BIU_SEQ,9             ; sequense no. 9
05DF E97902           085B    JMP      CHA_END
                                ;
                                ;===== SEQUENCE NO. 9
                                ;
                                CHA_SEQ9:
05E2 B9D007           MOV      CX,2000
                                CHA_905:
05E5 90              NOP
05E6 E2FD             05E5    LOOP     CHA_905
                                ;
05E8 C70609100070    MOV      ERR_CODE,7000H        ; error code ach rtl
05EE BA1402           MOV      DX,BIU_MODE_PORT      ; 7. RT1 -> RT2 start
05F1 D80000           MOV      AX,BIU_AMODE_DATA
05F4 EF              OUT      DX,AX                  ; biu bc-ena-buff a
05F5 DA1602           MOV      DX,BIU_START_PORT
05F8 B00F            MOV      AL,15                  ; rx block 16
05FA EE              OUT      DX,AL                  ; BC start
                                ;
05FB BE0000           MOV      SI,0                   ; 6. RT2 -> BC Wrap around
05FE BF0800           MOV      DI,8                   ; biu add. + 8
0601 B90400           MOV      CX,4
                                CHA_910:
0604 268B8500D0      MOV      AX,ES:DB0B[DI]
0609 39843D10         CMP      AINP_DI[SI],AX        ; Wrap around check
060D 750B             061A    JNZ      CHA_920                ; error jmp
060F 83C602           ADD      SI,2
0612 83C702           ADD      DI,2
0615 E2ED             0604    LOOP     CHA_910
0617 E90600           0620    JMP      CHA_930
                                ;
                                CHA_920:
061A BB1660           MOV      BX,6016H               ; error code ach inp Wrap
                                ; around
061D E80110           1621    CALL     BIU_ERR
                                ;
                                CHA_930:
0620 B82008           MOV      AX,0820H               ; 8. RT2 -> RT1 set
0623 BB2014           MOV      BX,1420H
0626 BD0000           MOV      BP,0
0629 B91000           MOV      CX,16
                                ;
                                CHA_940:
062C 26C78600D081    MOV      ES:DB0B[BP],0081H     ; コントロール・ワード
00
0633 26898602D0      MOV      ES:DB0B+2[BP],AX      ; 入力端末レシーブ・コマン
0638 26899E04D0      MOV      ES:DB0B+4[BP],BX      ; 出力端末トランスミット・
                                ; コマンド

063D 052000           ADD      AX,20H
0640 83C320           ADD      BX,20H
0643 81C58000         ADD      BP,128
0647 E2E3             062C    LOOP     CHA_940
0649 C70607100A00    MOV      BIU_SEQ,10            ; sequense no. 10
064F E90902           085B    JMP      CHA_END
                                ;
                                ;===== SEQUENCE NO. 10
                                ;
                                CHA_SEQ10:
0652 B9BE0A           MOV      CX,2750
                                CHA_1005:
0655 90              NOP
0656 E2FD             0655    LOOP     CHA_1005
                                ;
0658 C70609101080    MOV      ERR_CODE,8010H        ; error code ach rt2
065E BA1402           MOV      DX,BIU_MODE_PORT      ; 8. RT2 -> RT1 start
0661 B82000           MOV      AX,BIU_BMODE_DATA
0664 EF              OUT      DX,AX                  ; biu bc-ena-buff b
0665 BA1602           MOV      DX,BIU_START_PORT
0668 B00F            MOV      AL,15                  ; rx block 16
066A EE              OUT      DX,AL                  ; BC start
                                ;
066B BD0000           MOV      BP,0                   ; 7. RT1 -> RT2 data save

```

```

066E BF0000          MOV     DI,0
0671 B30F          MOV     BL,15
                   CHA_1010:
0673 BE0A00          MOV     SI,10
0676 B92000          MOV     CX,32
                   CHA_1020:
0679 268B8200C0     MOV     AX,ES:DB0A[BP+SI]      ; rtl tx data arinc
067E 89854510       MOV     AINP_AR11[DI],AX      ; rtl data save area
0682 83C602         ADD     SI,2
0685 83C702         ADD     DI,2
0688 E2EF          0679   LOOP    CHA_1020
                   ;
068A 81C58000       ADD     BP,128                ; buff b addr. + 128
068E FECB          DEC     BL
0690 79E1          0673   JNS     CHA_1010
                   ;
0692 B82010         MOV     AX,1020H              ; 9. RT1 -> RT2 set
0695 BB200C         MOV     BX,0C20H
0698 BD0000         MOV     BP,0
069B B91000         MOV     CX,16
                   ;
069E 26C78600C081   CHA_1030: MOV     ES:DB0A[BP],0081H    ; コントロール・ワード
                   ;
                   00
06A5 26898602C0     MOV     ES:DB0A+2[BP],AX      ; 出力端末レシーブ・コメント
06AA 26899E04C0     MOV     ES:DB0A+4[BP],BX      ; 入力端末トランスミット・
                   ; コマンド
06AF 052000         ADD     AX,20H
06B2 83C320         ADD     BX,20H
06B5 81C58000       ADD     BP,128
06B9 E2E3          069E   LOOP    CHA_1030
06BB C70607100B00    MOV     BIU_SEQ,11            ; sequense no. 11
06C1 E99701          085B   JMP     CHA_END
                   ;
                   ;===== SEQUENCE NO. 11
                   ;
                   CHA_SEQ11:
06C4 C70609100090   MOV     ERR_CODE,9000H        ; error code ach rtl
06CA BA1402         MOV     DX,BIU_MODE_PORT      ; 9. RT1 -> RT2 start
06CD B80000         MOV     AX,BIU_AMODE_DATA
06D0 EF            OUT     DX,AX                  ; biu bc-ena-buff a
06D1 BA1602         MOV     DX,BIU_START_PORT
06D4 B00F          MOV     AL,15
06D6 1E            OUT     DX,AL                  ; rx block 16
                   ; BC start
                   ;
06D7 BE0000         MOV     SI,0
06DA BD0000         MOV     BP,0
06DD B30F          MOV     BL,15
                   ;
06DF BF0A00         CHA_1110: MOV     DI,10                ; biu add. + 10
06E2 B92000         MOV     CX,32
                   CHA_1120:
06E5 268B8300D0     MOV     AX,ES:DB0B[BP+DI]
06EA 39844510       CMP     AINP_AR11[SI],AX      ; Wrap around check
06EE 7513          0703   JNZ     CHA_1130              ; error jmp
06F0 83C602         ADD     SI,2
06F3 83C702         ADD     DI,2
06F6 E2ED          06E5   LOOP    CHA_1120
                   ;
06F8 81C58000       ADD     BP,128                ; buff b addr. + 128
06FC FECB          DEC     BL
06FE 79DF          06DF   JNS     CHA_1110
0700 E90600          0709   JMP     CHA_1140
                   ;
0703 BB1680         CHA_1130: MOV     BX,8016H            ; error code ach inp Wrap
                   ; around
0706 E8180F          1621   CALL    BIU_ERR
                   ;
0709 B82014         CHA_1140: MOV     AX,1420H              ; 10. RT2 -> BC set
070C BD0000         MOV     BP,0
070F B91000         MOV     CX,16
                   ;
0712 26C78600D080   CHA_1150: MOV     ES:DB0B[BP],0080H    ; コントロール・ワード
                   ;
                   00

```

```

0719 26898602D0          MOV     ES:DB0B+2[BP],AX      ; 出力端末レシーブ・コマンド
071E 052000              ADD     AX,20H
0721 81C58000            ADD     BP,128
0725 E2EB                LOOP   CHA_1150
0727 C70607100C00        MOV     BIU_SEQ,12          ; sequense no. 12
072D E92B01             085B   JMP     CHA_END
;
;===== SEQUENCE NO. 12
;
CHA_SEQ12:
0730 B9BE0A              MOV     CX,2750
CHA_1205:
0733 90                  NOP
0734 E2FD                0733   LOOP   CHA_1205
;
0736 C706091010A0        MOV     ERR_CODE,0A010H     ; error code ach rt2
073C BA1402              MOV     DX,BIU_MODE_PORT    ; 10. RT2 -> BC start
073F B82000              MOV     AX,BIU_BMODE_DATA
0742 EF                  OUT     DX,AX                ; biu bc-ena-buff b
0743 BA1602              MOV     DX,BIU_START_PORT
0746 B00F                MOV     AL,15                ; rx block 16
0748 EE                  OUT     DX,AL                ; BC start
;
0749 BD0000              MOV     BP,0                 ; 9. RT1 -> RT2 data save
074C BF0000              MOV     DI,0
074F B30F                MOV     BL,15
CHA_1210:
0751 BE0A00              MOV     SI,10
0754 B92000              MOV     CX,32
CHA_1220:
0757 268B8200C0          MOV     AX,ES:DB0A[BP+SI]    ; rt1 tx data arinc
075C 89854514            MOV     AINP_AR12[DI],AX    ; rt1 data save area
0760 83C602              ADD     SI,2
0763 83C702              ADD     DI,2
0766 E2EF                0757   LOOP   CHA_1220
;
0768 81C58000            ADD     BP,128                ; buff b addr. + 128
076C FECB                DEC     BL
076E 79E1                0751   JNS   CHA_1210
;
0770 26C70600C081        MOV     ES:DB0A,0081H        ; 11. RT2 -> RT1 set コント
                                ; ロール・ワード
0777 26C70602C029        MOV     ES:DB0A+2,0829H      ; 入力端末レシーブ・コマンド
077E 26C70604C029        MOV     ES:DB0A+4,1429H      ; 出力端末トランスミット・
                                ; コマンド
14
;
0785 C70607100D00        MOV     BIU_SEQ,13          ; sequense no. 13
078B E9CD00             085B   JMP     CHA_END
;
;===== SEQUENCE NO. 13
;
CHA_SEQ13:
078E B9FA00              MOV     CX,250
CHA_1305:
0791 90                  NOP
0792 E2FD                0791   LOOP   CHA_1305
;
0794 C706091010B0        MOV     ERR_CODE,0B010H     ; error code ach rt2
079A BA1402              MOV     DX,BIU_MODE_PORT    ; 11. RT2 -> RT1 start
079D B80000              MOV     AX,BIU_AMODE_DATA
07A0 EF                  OUT     DX,AX                ; biu bc-ena-buff a
07A1 BA1602              MOV     DX,BIU_START_PORT
07A4 B000                MOV     AL,0                 ; rx block 0
07A6 EE                  OUT     DX,AL                ; BC start
;
07A7 BE0000              MOV     SI,0                 ; 10. RT2 -> BC Wrap around
07AA BD0000              MOV     BP,0
07AD B30F                MOV     BL,15
CHA_1310:
07AF BF0800              MOV     DI,8                 ; biu add. + 8
07B2 B92000              MOV     CX,32
CHA_1320:
07B5 268B8300D0          MOV     AX,ES:DB0B[BP+DI]
07BA 39844514            CMP     AINP_AR12[SI],AX    ; Wrap around check
07BE 7513                07D3   JNZ   CHA_1330              ; error jmp
07C0 83C602              ADD     SI,2
07C3 83C702              ADD     DI,2

```

```

07C6 E2ED          07B5      LOOP    CHA_1320
;
07C8 81C58000      ;
07CC FECB          ;      ADD     BP,128          ; buff b addr. + 128
07CE 79DF          07AF      DEC     BL
07D0 E90600        07D9      JNS    CHA_1310
;      JMP    CHA_1340
;
07D3 BB16A0        ;      CHA_1330:
;      MOV    BX,0A016H          ; error code ach inp Wrap
;                                ; around
07D6 E8480E        1621      ;      CALL   BIU_ERR
;
07D9 26C70600D080 ;      CHA_1340:
;      MOV    ES:DB0B,0080H      ; 12. RT1 -> BC set コント
;                                ; ロール・ワード
07E0 00
07E0 26C70602D029 ;      MOV    ES:DB0B+2,0C29H    ; 入力端末トランスミット・
;                                ; コマンド
07E7 0C
07E7 C70607100E00 ;      MOV    BIU_SEQ,14        ; sequense no. 14
07ED E96B00        085B      ;      JMP    CHA_END
;
;===== SEQUENCE NO. 14
;
;CHA_SEQ14:
07F0 C706091000C0 ;      MOV    ERR_CODE,0C000H    ; error code ach rtl
07F6 BA1402        ;      MOV    DX,BIU_MODE_PORT    ; 12. RT1 -> BC start
07F9 B82000        ;      MOV    AX,BIU_BMODE_DATA
07FC EF           ;      OUT   DX,AX              ; biu bc-ena-buff b
;
07FD BA1602        ;      MOV    DX,BIU_START_PORT
0800 B000          ;      MOV    AL,0              ; rx block 1
0802 EE           ;      OUT   DX,AL              ; BC start
;
0803 BE0A00        ;      MOV    SI,10             ; 11. RT2 -> RT1 data save
0806 BF0000        ;      MOV    DI,0
0809 B90900        ;      MOV    CX,9
;
;CHA_1410:
080C 268B8400C0    ;      MOV    AX,ES:DB0A[SI]    ; rt2 tx data
0811 89854518      ;      MOV    AOUP_DATA[DI],AX  ; rt2 data save
0815 83C602        ;      ADD    SI,2
0818 83C702        ;      ADD    DI,2
081B E2EF          080C      ;      LOOP  CHA_1410
081D 26A10AC0      ;      MOV    AX,ES:DB0A+10
0821 A37320        ;      MOV    OUP_DI,AX         ; save oup di data for do dat
0824 C70607100F00 ;      MOV    BIU_SEQ,15        ; sequense no. 14
082A E92E00        085B      ;      JMP    CHA_END
;
;===== SEQUENCE NO. 15
;
;CHA_SEQ15:
082D BE0000        ;      MOV    SI,0              ; 12. RT1 -> BC Wrap around
0830 BF0800        ;      MOV    DI,8              ; biu add. + 8
0833 B90900        ;      MOV    CX,9
;
;CHA_1510:
0836 268B8500D0    ;      MOV    AX,ES:DB0B[DI]
083B 39844518      ;      CMP    AOUP_DATA[SI],AX  ; Wrap around check
083F 750B          084C      ;      JNZ   CHA_1520          ; error jmp
0841 83C602        ;      ADD    SI,2
0844 83C702        ;      ADD    DI,2
0847 E2ED          0836      ;      LOOP  CHA_1510
0849 E90600        0852      ;      JMP    CHA_1530
;
;CHA_1520:
084C BB06C0        ;      MOV    BX,0C006H          ; error code ach inp Wrap
;                                ; around
084F E8CF0D        1621      ;      CALL   BIU_ERR
;
;CHA_1530:
0852 C70607101000 ;      MOV    BIU_SEQ,16        ; sequense no. 14
0858 E90000        085B      ;      JMP    CHA_END
;
;===== SEQUENCE NO. 16
;
;CHA_SEQ16:
;                                ; eragal sequense no.
;
;CHA_END:
085B C3           ;      RET
;

```

---

## 航空宇宙技術研究所報告 1163号

平成4年6月発行

発行所 航空宇宙技術研究所  
東京都調布市深大寺東町7丁目44番地1  
電話三鷹 (0422) 47-5911 (大代表) 〒182  
印刷所 株式会社 セイコー社  
東京都調布市西つつじヶ丘1丁目5番地15

---

