

UDC 681.3.06:
681.352.6

航空宇宙技術研究所報告

TECHNICAL REPORT OF NATIONAL AEROSPACE LABORATORY

TR-391

伝ばん遅延時間をもつ素子で構成される
論理回路のシミュレーション

磯 部 俊 夫

1974 年 10 月

航空宇宙技術研究所
NATIONAL AEROSPACE LABORATORY

伝ばん遅延時間をもつ素子で構成される論理回路のシミュレーション*

磯部俊夫**

Simulation of Digital Systems Consisting of Elements with Propagation Delay Time

By Toshio ISOBE

This report describes the algorithm and computer program for the simulation of digital systems in which all elements have propagation delay time.

This program consists of FORTRAN-type subroutines and has two important functions. The first is the ability to simulate strictly the influence of the elements propagation delay. The second is element definition with a certain format subroutine which a user can program with his arbitrary properties. An input routine is designed so that input of data is simplified as much as possible.

The results are presented for simulating both a half adder and a very small scale computer to demonstrate the efficiency and accuracy of this simulation program.

1. まえがき

電子計算機を利用した設計、いわゆる CAD (Computer Aided Design)において電子計算機の主なる役割の一つは、設計者の設計したものが現実に設計者の意図する通りに動くかどうかをシミュレーションすることである。シミュレーションの結果は設計者により評価され、満足な結果が得られない場合は、設計変更が行なわれ再びシミュレーションされる。このような操作が繰返され設計が行なわれる。

電子計算機で代表されるデジタル機械は、一般に数多くの論理素子から構成されており、論理設計の段階での誤りが起りやすい。論理設計での誤まりはハード・ウェアを製作する以前に見つけることが望ましい。デジタル論理回路はアンド回路、オア回路、ノット回路の基本回路で表現することができ、入力と出力の関係はブール代数を使用して書き表わせる。このような理由によりかなり以前から計算機を使った論理回路シミュレータの研究がなされてきた。初期のシミュレータ^{1~5)}の多くは同期回路用のものであり、クロック・パルスごとに各論理素子の状態を計算するという形式を取っている。論理回路を構成する論理素子もアンド回路、オア回路、フリップ・フロップ等、高々数十種のものに限定されている。一方最近のデジタル

機器は IC, LSI 化されアンド回路、フリップ・フロップ等の基本的な論理素子から数ビット・フルアダ、各種レジスタにいたるまで IC で用意されている。また 1 ゲートあたりの伝ばん遅延時間が 1.5 ナノ秒という高速なものが使用されるようになり、リード線の伝ばん遅れ時間が問題になるほどである。このように高速・高機能の IC, LSI で構成された論理回路のシミュレーションは、従来の論理回路シミュレータではシミュレーションしにくくなってきた。すなわち従来のシミュレータは、

- (1) 非同期回路のシミュレーションができない。
- (2) 論理素子の遅延時間が厳密にシミュレーションできない。
- (3) 使用素子がアンド回路、オア回路等の基本論理素子に限定されたものが多く、新しい機能をもつ論理素子をシミュレータに組込むのが困難。

の欠点がある。

クロック・パルスの代りにステップとフェーズという概念を導入し、非同期回路を扱えるようにした論理回路シミュレータ⁶⁾も発表されているが、上記(2), (3)の解決には成っていない。

これらの欠点を除くための論理回路シミュレータを開発した。このシミュレータでは、論理回路を構成する論理素子はフォートラン・サブルーチンという形でシミュレータに組み込まれる。例えば N A N D とい

* 昭和 48 年 1 月 22 日受付

** 計算センター（元計測部）

う論理素子はサブルーチン NAND で定義される。したがって新しい機能の論理素子を含む系のシミュレーションが必要になったときは、その機能に相当するサブルーチンを作ればよい。ここで定義される論理素子はすべて伝ばん遅延時間が考慮されてある。また従来の論理シミュレータの扱う信号状態は 0 あるいは 1 の二状態すなわち 1 ビットで表現されていたものを 32 ビット (2^{32} の状態を表現できる) に拡張した。このためここで扱えるものは論理素子のみでなく、自動制御系で使用されるブロック図で表わせるようなものも含むことができる。

このシミュレータはフォートラン形式のサブルーチンの集りという形で作った。したがって他のフォートラン・プログラムと混用して使用することができる。

2. 論理回路のモデル化

2.1 論理回路のモデル化

n 個の論理素子から構成されている論理回路を考える。論理素子 i ($i = 1, 2, \dots, n$) の任意の時刻 t での出力状態を $f_i(t)$ とかき、 $f_i(t)$ は次のような条件を満すものとする。

$$C_{min} \leq f_i(t) \leq C_{max}, C_{min}, C_{max} \text{ は一定} \\ f_i(t) - f_i(t + \epsilon) = 0 \text{ あるいは } > C_0$$

ϵ は任意、 C_0 は一定の正の値

$f_i(t)$ の集合を Y とし、 Y は有限個の点で構成されるものとする。このような条件を満す関数は図 1 のような階段状になる。

$f_i(t)$ を次のような関数で表現できるものとする。

$$f_i(t) = f_i(t, r_{i,1} f_1(t - \tau_{i,1}), r_{i,2} f_2(t - \tau_{i,2}), \dots, r_{i,n} f_n(t - \tau_{i,n}), C_i(t))$$

ここでは R は各論理素子の結合関係を示す行列であり、




図 1 論理素子の出力を表わす関数の一例

$$R = \begin{pmatrix} 0, & r_{1,2}, & r_{1,3}, & \dots & r_{1,n} \\ r_{2,1}, & 0, & r_{2,3}, & \dots & r_{2,n} \\ \dots & \dots & \dots & \dots & \dots \\ r_{n,1}, & r_{n,2}, & \dots & \dots & 0 \end{pmatrix} \\ r_{i,k} = \begin{cases} 0 & (i=1, 2, \dots, n, k=1, 2, \dots, n) \\ 1 \end{cases}$$

とかける。 $r_{i,k}$ の意味は、論理素子 k の出力が論理素子 i に入力されているかどうかを示すもので、1 のときは入力されていることを、0 のときは入力されていないことを示す。

τ は伝ばん遅延時間と呼ばれるもので

$$\tau = \begin{pmatrix} \tau_{1,1}, & \tau_{1,2}, & \dots & \tau_{1,n} \\ \tau_{2,1}, & \tau_{2,2}, & \dots & \tau_{2,n} \\ \dots & \dots & \dots & \dots \\ \tau_{n,1}, & \tau_{n,2}, & \dots & \tau_{n,n} \end{pmatrix}$$

とかける。 $\tau_{i,k}$ は f_k の変動による f_i への影響が生ずるまでの遅れ時間を表わし、 $\tau_{i,k}$ は論理素子 i に固有のものである。

C_i は論理素子の内部状態を表わすもので、 C_i のとりうる値は集合 Y に属し、 f_i が変動する時刻にのみ変動可能である。

論理素子 i の出力状態 f_i に変動を与える原因は、 i 以外の論理素子 k の出力状態 f_k の変動と素子自身の時間の変動による。

このような性質を持った論理素子で構成した論理回路において、任意の時間内の回路の状態が有限個の時間列 $T(t_1, t_2, \dots, t_m)$ でのみ変化するものと仮定すると、回路の状態は、 T とその時の各論理素子の出力値で表現できる。時刻 t_l ($1 \leq l \leq m$) で何らかの原因により f_j の値が変動し、回路の状態が変動したとする。次に回路の状態が変動するのは時刻 t_{l+1} である。 $t_l < t < t_{l+1}$ を満す t では、各論理素子の出力状態は一定で変動しない。いま f_i は、 f_j のみの変動により影響を受けるものとする。このときの伝ばん遅延時間を $\tau_{i,j}$ とする。時刻 t_l 後 f_i が変動するのは、時刻 $t_l + \tau_{i,j}$ である。

ここで、 $t_l + \tau_{i,j} \geq t_{l+1}$ 、 $t_l + \tau_{i,j} \in T$ が成り立っている。 $t_l + \tau_{i,j}$ を次の 2 つの場合に別けて考える。

$$(1) \quad t_l + \tau_{i,j} = t_{l+1} \text{ のとき}$$

時刻 t_{l+1} に変動するのは、 f_j の変動の影響を受けた f_i である。このときの f_i の値は、 $t_l < t' < t_{l+1}$ を満す t' における回路の各論理素子の出力状態、 $C_i(t')$ および t_{l+1} で決定される値とする。

(2) $t_l + \tau_{i,j} > t_{l+1}$ のとき

$t_k = t_l + \tau_{i,j}$ とおく。時刻 $t_{l+1}, t_{l+2}, \dots, t_{k-1}$ で変動する論理素子を q とする。

(i) すべての q において $r_{i,q} = 0$ であるとき

$t_{l+1} \leq t \leq t_{k-1}$ で f_i は論理素子 q からの影響を受けない。したがって $t_{l+1}, t_{l+2}, \dots, t_{k-1}$ での f_j による回路の状態の変動は、 f_i に何らの影響をも与えない。よってこの場合は(1)と同様になる。

(ii) $r_{i,q} \neq 0$ のとき

$t_{l+1}, t_{l+2}, \dots, t_{k-1}$ において f_q が最初に変動する時刻を t_p とする。 f_q による f_i への伝ばん遅延時間を $\tau_{i,q}$ とし、また $t_l \leq t' < t_{l+1}, t_p \leq t'' < t_{p+1}$ なる時刻をそれぞれ t' , t'' とする。

(a) $t_k < t_p + \tau_{i,q}$ のとき

$t = t_k$ で、 f_i の値は t' における各論理素子の出力状態、 $C_i(t')$ および t_k で決定される値とする。

$t = t_p + \tau_{i,q}$ で、 f_i の値は t'' における各論理素子の出力状態、 $C_i(t'')$ および $t_p + \tau_{i,q}$ で決定される値とする。ただし、この場合 $t_k < t < t_p + \tau_{i,q}$ において変動する q 以外の論理素子が f_i に影響を与えるときは、その影響を受ける。

(b) $t_k \geq t_p + \tau_{i,q}$ のとき

$t = t_p + \tau_{i,q}$ で、 f_i の値は t'' における各論理素子の出力状態、 $C_i(t'')$ および $t_p + \tau_{i,q}$ で決定される値とする。このとき f_i は、 f_j からの影響を無視する。

以上のようにモデル化された系では、系を構成する各論理素子の出力状態を表わす関数 f, r, τ および各論理素子の $t=0$ における出力状態が与えられれば、シミュレーションができる。

論理素子 i は、図 2-(a) のような N 入力端子を持つブロックで表現する。一般にブロックの出力は一つとは限らず図 2-(b) のように多出力をもつたブロックとする。

2.2 論理素子

論理素子は関数 f に相当する。 f の値を決定するパラメータは、時間 t 、入力端子に接続されている他の素子の出力状態 r 、内部状態 C である。 r の変動によ

り f が変動するときの遅れすなわち伝ばん遅延時間 τ を t とは独立なパラメータとしたとき、時間のパラメータ t を含む論理素子と含まない論理素子に分ける。時間のパラメータを含む論理素子を仮に発振器と呼ぶことにする。発振器は次の 2 つの種類がある。

$$f_{G_1} = f(t, c)$$

$$f_{G_2} = f(t, r, c, \tau)$$

f_{G_1} に属する発振器は、入力端子 r を持たず外部の状態に一切左右されず時間と内部状態だけの関数となる。電源を入れれば直ちに発振する発振器は f_{G_1} に属する発振器である。 f_{G_2} に属する発振器は、入力端子 r を持った発振器で r の状態により発振をしたり、しなかったりするような発振器である。モノステーブルマルチバイブルタはこの f_{G_2} に属する発振器に入る。

時間のパラメータを含まない素子において、その出力の値が変動するためには入力条件 r が変動することが必要条件となる。普通論理素子といわれているものは、大体この範ちゅうに入る。一般に内部状態 C のパラメータを含まないものを組合せ回路、含むものを順序回路とよんでいる。

入力端子を持つ論理素子では、入力条件の変動した時刻から出力の変動する時刻までの間を過度状態、それ以外を定常状態という。すなわち、

入力状態の変化 → 過度状態 → 定常状態
という経過をたどる。

これらの論理素子で構成される系は次のような条件を満すものとする。

(1) 論理素子の出力端子はいくつかの他の論理素子の入力端子に結合されてもよいが、自分の入力端子あるいは他の出力端子と結合されなければならない。

(2) 系の内には少なくとも一つは発振器が存在しなければならない。

3. シミュレーション・プログラム

2. での論理回路のモデル化に従ってシミュレーション・プログラムを作る。プログラムは、各論理素子の結合関係 R を入力データから読み込みテーブルにその関係を書き込む部分、 R を参照し各論理素子の出力




図 2 論理素子のブロックによる表現

態から時間を進める部分および各論理素子の出力状を計算する部分から成っている。プログラムは共通データ領域を中心に構成し、入出ルーチン、シミュレーション・ルーチン等を共通データ領域のデータを処理するサブルーチンという形で計した。したがって各サブルーチンは、共通データ域以外は互に独立に取扱える。形式的には、一つのとまつたプログラムという形ではなく、それぞれ独立した機能を持つサブルーチンの集合という形になっている。シミュレーションの方法は、離散変化モデルの汎用システム・シミュレータ SIMSCRIPT⁷⁾似たものとなった。

図3はプログラムの構造を示したものである。

* メイン・プログラム、出力ルーチンの例は付録を参照。




図3 プログラムの構造

I E D T

論理ルーチン名	ITADT での場所	NINPT での場所	入力数	I OUT での場所	出力数
BLOCK 1	N_{c1}	N_{i1}	p_1	N_{o1}	q_1
-----	-----	-----	-----	-----	-----
BLOCK N	N_c	N_i	p	N_o	q

I T A D
(1)
→ (N_c)

一チニ群
LOCK 1 LOCK 2 LOCK N

図4 素子に関するデータ テーブル間の関係

3.1 データ

共通データ領域には、各論理素子間の関係、現時間の出力端子の状態および次の時間での出力の状態に関するデータの領域が確保されている。シミュレーションすべき系内の論理素子の出力端子、入力端子にはそれぞれ1から始まる整数で番号を付けておく。各論理素子の外部構造はテーブル I E D T に、処理ルーチンで参照するコンスタント・データは I T A D に、出力端子の現時間の状態および各端子間の結合関係はテーブル I OUT に、入力端子に関するデータはテーブル I N P T 、過度状態にある出力端子の状態はテーブル N P T T に書き込まれる。I OUT, I N P T, N P T T の各テーブルは次に示すような構造になっている。

I OUT テーブル

$I\bar{O}, K, G, IN_1, IN_2, \dots, IN_n$

$I\bar{O}$; 現在の出力端子の出力値

K ; $K=1$ なら現在過渡状態である。

$K=0$ なら現在定常状態である。

G ; 発振器の出力であるなら発振器名、発振器の出力でないときは $G=0$

IN ; 出力端子に接続されている入力端子の情報が書かれている INPUT テーブルの場所

I N P T テーブル

$E, \bar{O}T$

I OUT

$I\bar{O}$	K	G	IN_1	IN_2	---	---	IN_n
$I\bar{O}_1$	K_1	G_1	IN_{11}	IN_{21}			
$I\bar{O}_{N_0}$	K_{N_0}	G_{N_0}	IN_{1N_0}	IN_{2N_0}			

E	$\bar{O}T$
E_1	$\bar{O}T_1$
E_{N_1}	$\bar{O}T_{N_1}$

E ; 論理素子名
 $\bar{O}T$; 接続されている出力端子の情報が書かれて
 いる $I\bar{O}UT$ テーブルの場所
 p 入力 q 出力を有する n 論理素子に関するデータは、
 各テーブルに図 4 に示すような関係で書かれる。

N P T T テーブル

NT, N, \bar{N}

NT ; 過渡状態が終了する時刻

N ; 過渡状態にある出力端子の $I\bar{O}UT$ テーブルの場所

\bar{N} ; 過渡状態後の出力端子の値

3.2 シミュレーション・ルーチン

3.2.1 シミュレーション・ルーチン

シミュレーションはインタプリテブな方法で行なう。現在の時刻を $\bar{N}OWT$ とする。シミュレーションは $\bar{N}OWT = 0$ から始まる。このときテーブル N P T T には何も書かれていません。まず全論理素子に対してそれぞれの処理ルーチンが C A L L され、各論理素子に与えられた入力条件がその論理素子の出力値を満足しているかどうか調べられる。満足していない場合は、その論理素子の伝ばん遅延時間後に出力値が変動するのであるから、その時刻、出力値、出力端子番号を N P T T にストアする。発振器ルーチンは時刻 0 で C A L L されたとき必ず次の状態が存在するように作られていなくてはならない。そうであれば $\bar{N}OWT = 0$ での操作が終ったとき、テーブル N P T T には少なくとも一つは情報がストアされている。そして以下のようにシミュレーションを実行する。N P T T にストアされたデータの中で $\bar{N}OWT$ に最も近い時刻に出力値が変動するデータを取り出す(一つ以上あってもよい)。そのときデータが、

NT', N', \bar{N}'

であったとする。ここで新たに NT' を $\bar{N}OWT$ とし時間進め、テーブル $I\bar{O}UT$ の第 N' 番目の K, $I\bar{O}$ を次のように書き直し、P, I N 部を参照し処理する。

- (1) K を 0 にする
- (2) I O を N' に書きかえる
- (3) G 部が 0 でないときは G 部に書かれている発振器処理ルーチンを C A L L する
- (4) I N 部から I N P T テーブルを参照し、今書きかえた出力端子と接続されている論理素子の処理ルーチンを C A L L する

処理ルーチンは C A L L されると、現在時刻 $\bar{N}OWT$ と入力条件から出力値 y を計算し、もし現在の出力

値が y と異なるときは、出力値が y になる時刻を求める。処理ルーチンの結果は I $\bar{O}UT$ の現在値と比較される。もし異なれば N P T T にストアされ、過渡状態を示す K を 1 にする。このときすでに過渡状態であり、その終了時間が現時刻で起きた過渡状態の終了時間より遅いときは、前に生じた過渡状態は N P T T テーブルから取り除かれる。そうでないときは、現時刻での過渡状態もそのままストアする。

N P T T に情報がストアされていない状態になれば、系内の全論理素子が定常状態になったのでありシミュレーションは終了する。




図 5 シミュレーション・ルーチンのフロー・チャート

This document is provided by JAXA.

図5はシミュレーション・ルーチンのフロー・チャートである。

3.2.2 素子処理ルーチン

論理素子の処理は素子処理ルーチンで行なわれる。シミュレーション・ルーチンから素子処理ルーチンへ送られるデータは、現在時間 $N \bar{O} WT$, $N \bar{O} WT$ における入力端子の値、出力端子の値、現出力値になった時刻、およびコンスタント・データである。素子処理ルーチンからの出力は、入力条件と $N \bar{O} WT$ における論理素子の状態で決まる値およびその値が現在の出力値と異なるときは出力端子がその値に変る時刻（この時刻は $N \bar{O} WT$ より大きくなければならない）である。素子処理ルーチンは、入力と出力の形式が整っていることを要求するが、その内部でのデータのあつかい方、処理等は一切規定しない。素子処理ルーチンは発振素子と非発振素子に分けられる。これらはシミュレーション・ルーチンから素子処理ルーチンを CALL する条件が異なることによる分類である。発振素子は、その出力端子の状態が変動したときに CALL される素子であり、非発振素子は、その入力条件が変動したときに CALL される素子である。発振素子でも入力端子をもつ素子は、入力条件の変動でも CALL される。

3.3 入力ルーチン

入力ルーチンは、シミュレーションすべき系を記述してある入力媒体からデータを読み込み、シミュレーション・ルーチンで処理可能なデータ形式に直し、共通データ領域にファイルするためのルーチンである。入力媒体としては、カード、磁気テープ、グラフックス端末等があり、必要に応じてそれぞれの入力ルーチンを作ればよい。ここではカード入力による入力ルーチン D S D C R Dについて述べる。

D S D C R D が読み込むデータには、素子定義データ、定数表定義データ、処理ルーチン定義データ、出力指定データ、ENDデータである。データはエレメントと仕切記号で構成し、エレメントとエレメント間には仕切り記号を入れる。仕切り記号は、ブランク、、、／、（、）である。

(1) 素子定義データ

素子番号、処理ルーチン名、 $\bar{O} T$ データ、N I データ、 $N \bar{O}$ データ、T データの形をしている。

素子番号 5 桁以内の数、他の素子との識別をするためのもので同じ番号を他の素子に付けてはいけない。処理ルーチン名 論理素子が処理されるルーチン名

$\bar{O} T$ データ $\bar{O} T$ / 出力端子番号 n (初期値)
 { n と接続されている入力端子 }
 q 個の出力を持った論理素子では q 個の $\bar{O} T$ データが必要、1 出力のときは / n は必要ない。初期値が 0 のときは初期値を略しても良い。入力端子は
 素子番号 / 端子番号 n
 という形で書く。入力が 1 つしかない論理素子、あるいは p 入力でも全てが対等な場合は / n は省略しても良い。

N I データ N I 入力端子数

$N \bar{O}$ データ $N \bar{O}$ 出力端子数

T データ T 定数表識別番号

N I, $N \bar{O}$, T の各データは処理ルーチン定義データで定義されたものを使うなら省略しても良い。また $\bar{O} T$, N I, $N \bar{O}$, T の各データは任意の順序で並んでいても良い。

(2) 定数表定義データ

T 定数表識別番号 { 定数 }

(3) 処理ルーチン定義データ

素子定義データから素子番号、 $\bar{O} T$ データを除いたもの、素子定義データで定義してあれば処理ルーチン定義データは不要ない。

(4) 出力指定データ

$\bar{O} U T P U T$ { 素子番号 / 出力端子番号 }

(5) ENDデータ

END シミュレーション開始時刻、終了時刻データの終りを示す。このカードを読むと D S D C R D は必要な処理をして RETURN する。

データが一枚のカードに書ききれないときは C を書くと次のカードに続いて書くことができる。

(1)～(4)までのデータは順序不同で良い。なお上記で { } の記号は列を表わしている。列内の仕切り記号はブランクあるいは、である。

A	B	S	C
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

図6 半加算器の真理値表

4. 使用例

4.1 半加算器のシミュレーション

D T L タイプの IC で半加算器を設計する。半加算器の真理値表は図 6 の通りである。これは 5 個の NAND ゲートを使用して図 7 の回路で実現できる。図 7 は次のようにデータ化できる。

1. NAND OT 2 3 5
2. NAND OT 4
3. NAND OT 4
4. NAND
5. NAND

シミュレーションを実行するためにはサブルーチン NAND を用意する必要がある。そこで実際の NAND 回路 IC がどのような特性を持つか調べる。ここで例に上げる IC は三菱電機製の M5946P である。カタログによる特性は、論理値 0 を L, 1 を H とすると温度 25°C で出力が L から H になる伝ばん遅延時間 t_{pdH} は最小 25 ns (印加電源電圧 $V_{cc} = 4.5$ V) 最大 80 ns ($V_{cc} = 5.5$ V), H から L になる伝ばん遅延時間 t_{pdL} は最小 10 ns ($V_{cc} = 4.5$ V) 最大 30 ns ($V_{cc} = 5.5$ V) であり、 t_{pdH} , t_{pdL} の定義は図 8 のようになされている。図 9 に実際の IC での入力、出力の波形のオシロスコープでの観測したものを示す。




図 7 半加算器の一例







図 8 伝ばん遅延時間の定義



(a) 時間軸 $2 \mu\text{sec}/\text{div}$



(b) 時間軸 $100 \text{nsec}/\text{div}$



(c) 時間軸 $100 \text{nsec}/\text{div}$

図 9 IC (M5946P) の入力出力波形
電圧軸 5 V/div

t_{pdH} というのは図 8 から分るように電圧が 0 V から 1.5 V になるまでの時間で V_{cc} になるまでの時間ではない。すなわち H の状態というのは 1.5 V ~ V_{cc} の範囲である。したがって H から L に変るとき H の状態で図 10 に示すように L になるまでの時間も異なってくる。以上のこと考慮してサブルーチン NAND を作った。このルーチンで必要とする定数表は t_{pdH}, t_{pdL} の順に書かれる。パルスはサブルーチン PULS 8 で作る。これは 9 出力端子をもつ発振器で、9 番目の端子はタイミング・パルスが、1 ~ 8 番目の端子には定数表のデータで指定した値に従ってパルスが発生する。例えば 1 の値に対しては端子 1 に、2 に対しては端子 2 に、3 に対しては端子 1 と 2 にというふうにパルスが発生する。PULS 8 の定数表はスタート時間、終了時間、パルス巾、データ 1, データ 2 ……の順に並べる。データの値が 128 以上になると再びデータ 1 に戻る。

NAND の $t_{pdH} = 50 \text{ ns}$, $t_{pdL} = 20 \text{ ns}$, パルス周期 $1,000 \text{ ns}$, パルス巾 500 ns でシミュレーションを実行する。図 11 は入力データである。シミュレーション結果を図 12 に示す。図 13 は図 12 をプロッタで描かしたものである。この結果によると時刻 4020 で素子 2, 3 の出力に素子 1 の伝ばん遅延によるハザードが発生している。図 14 はこのときの実際の回路での観測波形である。このハザードは素子 4 の出力には伝ばんされていない。図 15 はこのときの実際の回路での観測波形である。以上のように本シミュレータの結果と実際の半加算器(図 7)の各部の出力状態が一致した。従来のシミュレータにおいては、素子 2, 3 に現われるハザード、またこれらの影響が素子 4 の出力に現われないという現象をシミュレーションするのは困難であった。

4.2 小型計算機のシミュレーション

1 語 8 ビット、記憶容量 32 語の 8 命令を持つ計算機を設計し、設計どうりに動作するかどうかをシミュレーションしてみる。

この計算機の命令形式は図 16 のようになっている。命令は次の 8 つである。

- (1) 無条件ジャンプ (J)
- (2) アキュムレータ (ACC) が 0 ならジャンプ (J Z)
- (3) アドレスで指定された番地の内容と ACC の内容を加算して ACC に入れる。 (A)
- (4) ACC の内容からアドレスで指定された番地の内容を引き ACC に入れる。 (S)
- (5) ACC の内容をアドレスで指定された番地に格納する。 (ST)
- (6) アドレスで指定された番地の内容を ACC に入れる。 (L)
- (7) アドレス部の内容だけシフトする。3 ビット目が 0 のときは左へ、1 のときは右へシフトする。 (SL)
- (8) 入出力命令

図 18 が設計例(入出力命令に関する部分は省略)である。ここで使用されている論理素子は次の 11 種

```

1 NAND GT 2 3 5
2 NAND OT 4
3 NAND OT 4
4 NAND
5 NAND NI 1
7 PULSE8 OT/1 1 2 OT/2 1 3 NO 9 NI C T 3
CUTPLT 7/9 7/1 7/2 1 2 3 4 5
T 1 50 20
T 3 1000 5000 500 4 1 2 3 128
RAAD AO 1 AJ 2 T 1
END 0 5000

```

図 11 半加算器の入力データ




図 10 H の状態による t_{pdL} の変動

TIME	T	A	B	I	2	3	S	C
0	0	0	0	0	0	0	0	0
50	0	0	0	1	1	1	1	1
51	0	0	0	1	1	1	0	0
1000	1	0	0	1	1	1	0	0
1500	0	0	0	1	1	1	0	0
2000	1	1	0	1	1	1	0	0
2020	1	1	0	1	0	1	0	0
2070	1	1	0	1	0	1	1	0
2500	0	0	0	1	0	1	1	0
2550	0	0	0	1	1	1	1	0
2570	0	0	0	1	1	1	0	0
3000	1	0	1	1	1	1	0	0
3020	1	0	1	1	1	0	0	0
3070	1	0	1	1	1	0	1	0
3500	0	0	0	1	1	0	1	0
3550	0	0	0	1	1	1	1	0
3570	0	0	0	1	1	1	0	0
4000	1	1	1	1	1	1	0	0
4020	1	1	1	0	0	0	0	0
4021	1	1	1	0	1	1	0	0
4070	1	1	1	0	1	1	0	1
4500	0	0	0	0	1	1	0	1
4550	0	0	0	1	1	1	0	1
4570	0	0	0	1	1	1	0	0
5000	1	0	0	1	1	1	0	0

図12 半加算機のシミュレーション結果




図 13 プロッタによる半加算器のシミュレーション結果




図 14 素子 1 の伝ばん遅延による素子 2(3)に生ずるハザード 電圧軸 5 V/div



図 15 素子 2, 3 に図 14 のハザードが発生したときの素子 4 の出力波形
電圧軸 5 V/div 時間軸 100 nsec/div

図 16 命令形式

命令コード	記号	命令
0	J	Jump
1	J Z	Jump on Zero
2	A	Add
3	S	Subtract
4	ST	Store
5	L	Load
6	SL	Shift Logical
7	IOC	Input Output Control

図17 命令コード表




図18 小型計算機の設計例

類である。

(1) S C C 8

入力端子 1 がオンのとき入力端子 2 (5 ビット) のデータが出力レジスタにストアされる。入力端子 3 がオンのとき出力レジスタの内容に 1 を加える。入力端子 4 がオンのとき出力レジスタをクリアする。

(2) A C C 8

入力端子 5 がオンのとき出力レジスタをクリアする。入力端子 1 がオンのとき入力端子 2 (8 ビット) を出力レジスタへストアする。入力端子 3 がオンのとき入力端子 4 (8 ビット) の内容だけシフトする。0 ビット目が 1 なら右へ、0 なら左へシフトする。

(3) A D D E R 8

入力端子 3 がオンのとき入出端子 1 と 2 (それぞれ 8 ビット) の内容を加算して出力する。

(4) S B T 8

入力端子 3 がオンのとき入力端子 1 (8 ビット) の内容から入力端子 2 (8 ビット) の内容を減算して出力する。

(5) C P Z

入力端子 2 がオンのとき入力端子 1 の内容が 0 なら出力を 1 にする。それ以外は出力 0

(6) D C O D E

入力端子 (3 ビット) の内容に 1 を加えた番号の出力端子を 1 にする。

(7) R E G 1

入力端子 3 がオンのとき出力レジスタ 1, 2 がクリアされる。入力端子 1 がオンのとき入力端子 2 (8 ビット) の上位 3 ビットが出力レジスタ 1 へ、下位 5 ビットが出力レジスタ 2 へストアされる。

(8) M E M O 3 2

8 ビット 32 語のメモリ、入力端子 1 がオンのとき入力端子 2 (5 ビット) の内容がアドレス・レジスタにストアされる。入力端子 3 がオンのとき入力端子 4 (8 ビット) の内容がアドレス・レジスタの示すメモリ番地に書き込まれる。入力端子 5 がオンのときアドレス・レジスタの示すメモリ番地の内容が出力レジスタに出力される。

(9) A N D 8

8 ビット、パラレル・アンド・ゲート

(10) O R 8

8 ビット・パラレル・オア・ゲート

(11) P U L S R

パルス発振器、出力端子 1 ~ 8 の発生パルスが図 19 のようなもの、出力端子 1, 3, 5, 7 でのパルスを A, B, C, D と呼び次のような役目をする。

A では命令読み出し

B では命令解説、および S C C の内容を +1 する。

C ではオペランド読み出し、または J, J Z, S L 命令では実行。




図 19 PULSR の出力波形

D では命令実行

以上 11 種類の機能に対する処理ルーチンを用意し

図 18 の回路を図 20 のようなデータに書きシミュレーションを行なう。各論理素子の伝ばん遅延時間は適当に決めた。

メモリの初期値を次のようにし SCC を 0 にセットする。

0番地	1 (J, 1)
1番地	1 6 8 (L, 8)
2番地	7 3 (A, 9)
3番地	1 3 8 (ST, 8)
4番地	1 9 3 (SL, 1)
5番地	3 2 (JZ, 0)
6番地	1 0 5 (S, 9)
7番地	6 (J, 5)
8番地	1
9番地	2
10番地	0
	↓
32番地	0

このようなメモリの初期値は、次のようなことを意

味する。まず制御は 0 番地から始まるが、0 番地では無条件に 1 番地へジャンプするだけである。1 番地の意味は 8 番地の内容を ACC へロードせよということ、8 番地には 1 が入っているので ACC に 1 が置かれる。2 番地は、ACC の内容と 9 番地の内容を加え ACC に置けということで、9 番地の内容 2 と 1 が加えられた 3 が ACC に置かれる。3 番地では ACC の 3 が 8 番地にストアされ、4 番地では ACC の内容が左へ 1 ビットシフトされ 6 になる。5 番地では、ACC が 0 なら 0 番地へジャンプせよという命令である。ACC は、いま 6 が入っているので 6 番地へ制御が移る。6 番地では、ACC の内容から 9 番地の内容 2 が引かれ ACC は 4 になる。7 番地は 5 番地への無条件ジャンプである。ACC が 0 になるまで 5.6.7 の間をループする。ACC が 0 になると制御は 0 番地へ移り以下同様な動きをする。図 21 はこのシミュレーションの結果である。図 21 で例えば制御が 1 番地へ移った時刻 3,000 以降を見る。時刻 3,000 でパルス発生器 PULSR から A 相パルスが発生する。パルス A により素子 25 のゲートが開き SCC の出力は、素子 25, 33 を通り時間 10 の遅れで素子 8 の MEMO

```

1 SCC8 OT(C) 25 NO 1 NJ 4 T 1
2 ACC8 OT(C) 3/1 4/1 5/1 8/5 NC 1 NI 5 T 2
3 ADDER8 OT 14 NO 1 NI 3 T 3
4 SET8 OT 16 NO 1 NI 3 T 3
5 CF2 OT 17 NO 1 NI 2 T 7
6 DCCDE OT/1 17 OT/2 13 OT/3 18,10,14,15 OT/4 18,11,16,15 OT/5 18,19 C
OT/6 18,22 OT/7 21 NO 8 NI 1 T 2
7 REC1 OT/1 6 CT/2 2/4,26,27 NC 2 NI 3 T 2
8 MENO32 CT 7/2,12,4/2,3/2 NO 1 NI 5 T 4
9 AND8 CT 31 NO 1 NI 3 T 1
10 AND8 CT 3/2 NO 1 NI 2 T 1
11 AND8 CT 4/3 NO 1 NI 2 T 1
12 AND8 CT 32 NC 1 NI 2 T 1
13 AND8 CT 5/2 NO 1 NI 2 T 1
14 AND8 CT 32 NO 1 NI 2 T 1
15 OR8 OT 9 NO 1 NI 2 T 1
16 AND8 CT 32 NC 1 NI 2 T 1
17 CR8 CT 27,28 NO 1 NI 2 T 1
18 OR8 CT 26,29 NO 1 NI 4 T 1
19 AND8 OT 8/4 NO 1 NI 3 T 1
20 OR8 CT 9 NO 1 NI 1 T 6
21 AND8 OT 2/3 NO 1 NI 2 T 1
22 AND8 OT 12,31 NO 1 NI 2 T 1
23 AND8 OT 24 NC 1 NI 2 T 1
24 OR8 OT 8/1,8/3 NO 1 NJ 2 T 1
25 AND8 OT 33 NC 1 NI 2 T 1
26 AND8 OT 33 NC 1 NI 3 T 1
27 AND8 OT 1/2 NO 1 NI 2 T 1
28 AND8 OT 1/1 NO 1 NI 2 T 1
31 OR8 OT 2/1 NO 1 NI 2 T 1
32 CR8 OT 2/2 NO 1 NI 3 T 1
33 OR8 OT 8/2 NO 1 NI 2 T 1
40 PULSR OT/1 25,24 OT/3 1/3,7/1 OT/5 13,19,41,21,22,23,26 OT/7 10,11,28,20 C
OT/8 9 NO 8 NI C T 5
41 OR8 OT 19 NC 1 NI 1 T 2
T 1 5
T 2 50
T 3 100
T 4 150
T 5 100C,25C, 1000000
T 6 15
T 7 300

```

図 20 小型計算機の入力データ

の入力端子 2 に達する。またパルス A は素子 24 を通り時間 5 の遅れで素子 8 の入力 1, 3 をオンにし、メモリの読み出しを開始する。SCC の出力が素子 8 の入力 2 へ達する時刻は 3010 であり、メモリ読み出しに必要な時間が 150 であるから、SCC の出力値 1 の番地の内容が読み出されるのは時刻 3160 であ

り、168 という値がメモリの出力レジスタに得られる。B 相パルスは時刻 3500 に発生する。これは素子 1 (SCC) の入力 3 に加えられ、SCC の内容に時間 5 の後、1 を加えられる。また B パルスは素子 7 の入力 1 に加えられ、メモリの出力値を命令部とアドレス部に分ける。それぞれの値 5, 8 は時刻 3550

TIME	A	B	C	D	•D	SCC	ACC	MEMORY	F	M
1000	0	0	0	0	0	0	0	0	0	0
1155	1	0	0	0	0	0	0	0	0	0
1250	0	1	0	0	0	0	0	0	0	0
1500	1	0	0	0	0	0	0	1	0	0
1505	1	1	0	0	0	1	0	1	0	0
1550	1	1	0	0	0	1	0	1	0	1
1750	1	1	0	0	0	1	0	1	0	1
2000	1	0	0	1	0	1	0	1	0	1
2250	0	0	0	0	0	1	0	1	0	1
2500	0	0	0	1	0	1	0	1	0	1
2750	0	0	0	1	1	1	0	1	1	1
3000	1	0	0	0	0	1	0	1	0	1
3160	1	0	0	0	0	1	0	168	0	1
3250	0	0	0	0	0	1	0	168	0	1
3500	1	0	0	0	0	1	0	168	0	1
3505	1	1	0	0	0	2	0	168	0	1
3550	1	1	0	0	0	2	0	168	5	8
3750	0	0	0	0	0	2	0	168	5	8
4000	0	0	1	0	0	2	0	168	5	8
4065	0	1	0	0	0	2	168	168	5	8
4160	0	0	1	0	0	2	168	1	5	8
4220	0	1	0	0	0	2	1	1	5	8
4250	0	1	0	0	0	2	1	1	5	8
4500	0	0	1	0	0	2	1	1	5	8
4750	0	0	0	1	1	2	1	5	8	L 8
5000	1	0	0	0	0	2	1	1	0	9
5160	1	0	0	0	0	2	1	73	5	8
5250	0	1	0	0	0	2	1	73	5	8
5500	1	0	0	0	0	2	1	73	5	8
5505	1	1	0	0	0	3	1	73	5	8
5550	1	1	0	0	0	3	1	73	2	9
5750	0	0	0	0	0	3	1	73	2	9
6000	0	0	1	0	0	3	1	73	2	9
6160	0	1	0	0	0	3	1	2	2	9
6250	0	0	0	0	0	3	1	2	2	9
6500	0	0	0	1	0	3	1	2	2	9
6750	0	0	0	0	1	3	1	2	2	9
6810	0	0	0	1	1	3	3	2	2	9
7000	1	0	0	0	0	3	3	2	2	9
7155	1	0	0	0	0	3	3	1	2	9
7160	0	1	0	0	0	3	3	136	2	9
7250	0	1	0	0	0	3	3	136	2	9
7500	1	0	0	0	0	3	3	136	2	9
7505	1	1	0	0	0	4	3	136	2	9
7550	1	1	0	0	0	4	3	136	4	8
7750	0	1	0	0	0	4	3	136	4	8
8000	0	1	0	0	0	4	3	136	4	8
8160	0	1	0	0	0	4	3	-	4	8
8250	0	0	0	0	0	4	3	-	4	8
8405	0	0	0	0	0	4	3	5	4	8
8500	0	0	0	1	0	4	3	5	4	8
8750	0	0	0	0	1	4	3	3	4	8
9000	1	0	0	0	0	4	3	3	4	8
9155	1	0	0	0	0	4	3	-	4	8
9160	0	1	0	0	0	4	3	193	4	8
9250	0	1	0	0	0	4	3	193	4	8
9500	1	0	0	0	0	4	3	193	4	8
9505	1	1	0	0	0	5	3	193	4	8
9550	1	1	0	0	0	5	3	193	6	1
9750	0	0	0	0	0	5	3	193	6	1
10000	0	0	1	0	0	5	3	193	6	1
10105	0	1	0	0	0	5	6	193	6	1
10250	0	0	0	0	0	5	6	193	6	1
ST 8										

図 21-1

に得られる。命令部の5は、素子6の入力になり出力端子6をオンにする。時刻4000でC相パルスが発生し、素子26のゲートを開く。素子7の出力2のアドレス部の8が素子26、33を通り素子8の入力2に加えられ、素子8の出力に8番地の内容1が時刻4160に読み出される。Cパルスは、また素子22のゲートを開き、素子22の出力は、素子31を通り素子1(ACC)の入力1をオンにすると同時に素子

12のゲートを開きMEMOの出力値を素子32を通してACCの入力2へ導びく。ACCは、時刻4160にMEMOの古い値168が一度セットされるが、時刻4220に新しい値1がセットされ、1番地に書かれている命令の実行を終了する。以下各ステップも同じようにシミュレーションされており、図18の計算機は意図した通り動作していることを確かめた。

10500	C	0	0	1	0	5	6	193	6	1	SL 1
10750	C	0	0	0	1	5	6	193	6	1	
11000	1	0	0	0	0	5	6	193	6	1	
11155	1	0	0	0	0	5	6		6	1	
11160	1	0	0	0	0	5	6	32	6	1	
11250	C	0	0	0	0	5	6	32	6	1	
11500	C	1	0	0	0	5	6	32	6	1	
11505	C	1	0	0	0	6	6	32	6	1	
11550	C	1	0	0	0	6	6	32	1	0	
11750	C	0	0	0	0	6	6	32	1	0	
12000	C	0	0	1	0	6	6	32	1	0	
12250	C	0	0	0	0	6	6	32	1	0	
12500	C	0	0	0	1	6	6	32	1	0	
12750	C	0	0	0	1	6	6	32	1	0	JZ 0
13000	1	0	0	0	0	6	6	32	1	0	
13155	1	0	0	0	0	6	6	1	1	0	
13160	1	0	0	0	0	6	6	105	1	0	
13250	C	0	0	0	0	6	6	105	1	0	
13500	C	1	0	0	0	6	6	105	1	0	
13505	C	1	0	0	0	7	6	105	1	0	
13550	C	1	0	0	0	7	6	105	3	9	
13750	C	0	0	0	0	7	6	105	3	9	
14000	C	0	1	0	0	7	6	105	3	9	
14160	C	0	1	0	0	7	6	2	3	9	
14250	C	0	0	0	0	7	6	2	3	9	
14500	C	0	0	1	0	7	6	2	3	9	
14750	C	0	0	0	1	7	6	2	3	9	
14810	C	0	0	0	1	7	4	2	3	9	S 9
15000	1	0	0	0	0	7	4	2	3	9	
15155	1	0	0	0	0	7	4	1	3	9	
15160	1	0	0	0	0	7	4	5	3	9	
15250	C	0	0	0	0	7	4	5	3	9	
15500	C	1	0	0	0	7	4	5	3	9	
15505	C	1	0	0	0	8	4	5	3	9	
15550	C	1	0	0	0	8	4	5	0	5	
15750	C	0	0	0	0	8	4	5	0	5	
16000	C	0	1	0	0	8	4	5	0	5	
16250	C	0	0	0	0	8	4	5	0	5	
16500	C	0	0	1	0	8	4	5	0	5	
16810	C	0	0	0	1	5	4	5	0	5	J 5
17000	1	0	0	0	0	5	4	5	0	5	
17155	1	0	0	0	0	5	4	1	0	5	
17360	1	0	0	0	0	5	4	32	0	5	
17250	C	0	0	0	0	5	4	32	0	5	
17500	C	1	0	0	0	5	4	32	0	5	
17505	C	1	0	0	0	6	4	32	1	5	
17550	C	1	0	0	0	6	4	32	1	0	
17750	C	0	0	0	0	6	4	32	1	0	
18000	C	0	1	0	0	6	4	32	1	0	
18250	C	0	0	0	0	6	4	32	1	0	
18500	C	0	0	1	0	6	4	32	1	0	
18750	C	0	0	0	1	6	4	32	1	0	JZ 0
19000	1	0	0	0	0	6	4	32	1	0	
19155	1	0	0	0	0	6	4		1	0	
19160	1	0	0	0	0	6	4	:05	1	0	
19250	C	0	0	0	0	6	4	105	1	0	
19500	C	1	0	0	0	6	4	105	1	0	
19505	C	1	0	0	0	7	4	105	1	0	
19550	C	1	0	0	0	7	4	105	3	9	
19750	C	0	0	0	0	7	4	105	3	9	
20000	C	0	1	0	0	7	4	105	3	9	
20160	C	0	0	1	0	7	4	2	3	9	
20250	C	0	0	0	0	7	4	2	3	9	
20500	C	0	0	0	1	7	4	2	3	9	
20750	C	0	0	0	1	7	4	2	3	9	

図21-2

航空宇宙技術研究所報告 391号

20010	C	0	0	0	0	1	7	2	2	3	9	S	9
21000	1	0	0	0	0	C	7	2	2	3	9		
21155	1	0	0	0	0	0	7	2	1	3	9		
21160	1	0	C	0	0	C	7	2	5	3	9		
21250	C	0	0	0	0	C	7	2	5	3	9		
21500	C	1	0	0	0	0	8	2	5	3	9		
21505	C	1	0	0	0	0	8	2	5	3	9		
21550	C	1	0	0	0	0	8	2	5	3	5		
21750	C	0	0	0	0	0	9	2	5	3	5		
22000	C	0	1	0	0	0	8	2	5	3	5		
22250	C	0	0	0	0	C	8	2	5	3	5		
22500	C	0	0	0	1	C	8	2	5	3	5		
22510	C	0	0	0	1	C	5	2	5	3	5		
22750	C	0	0	0	0	1	5	2	5	3	5	J	5
23000	1	0	0	0	0	C	5	2	5	0	5		
23155	1	0	0	0	0	0	5	2	1	0	5		
23160	1	0	0	0	0	0	5	2	32	0	5		
23250	C	0	0	0	0	0	5	2	32	0	5		
23500	C	1	0	0	0	0	5	2	32	0	5		
23505	C	1	0	0	0	0	6	2	32	0	5		
23550	C	1	0	0	0	0	6	2	32	1	0		
23750	C	0	0	0	0	0	6	2	32	1	0		
24000	C	0	1	0	0	0	6	2	32	1	0		
24250	C	0	0	0	0	C	6	2	32	1	0		
24500	C	0	0	0	1	0	6	2	32	1	0		
24750	C	0	0	0	1	0	6	2	32	1	0	JZ	0
25000	1	0	0	0	0	C	6	2	32	0	0		
25155	1	0	0	0	0	0	6	2	1	1	0		
25160	1	0	0	0	0	0	6	2	105	1	0		
25250	C	0	0	0	0	0	6	2	105	1	0		
25500	C	1	0	0	0	0	6	2	105	1	0		
25505	C	1	0	0	0	0	7	2	105	1	0		
25550	C	1	0	0	0	0	7	2	105	3	9		
25750	C	0	0	0	0	C	7	2	105	3	9		
26000	C	0	1	0	0	C	7	2	105	3	9		
26160	C	0	1	0	0	C	7	2	2	3	9		
26250	C	0	0	0	0	C	7	2	2	3	9		
26500	C	0	0	1	0	C	7	2	2	3	9		
26750	C	0	0	0	1	0	7	2	2	3	9	S	9
26810	C	0	0	0	1	0	7	0	2	3	9		
27000	1	0	0	0	0	0	7	0	2	3	9		
27155	1	0	0	0	0	0	7	0	1	3	9		
27160	1	0	0	0	0	0	7	0	5	3	9		
27250	C	0	0	0	0	0	7	0	5	3	9		
27500	C	1	0	0	0	0	7	0	5	3	9		
27505	C	1	0	0	0	0	8	0	5	3	9		
27550	C	1	0	0	0	0	8	0	5	3	9		
27750	C	0	0	0	0	0	8	0	5	3	9		
28000	C	0	1	0	0	0	8	0	5	3	9		
28250	C	0	0	0	0	0	8	0	5	3	9		
28500	C	0	0	0	1	0	5	0	5	3	9		
28510	C	0	0	0	1	0	5	0	5	3	9	J	5
28750	C	0	0	0	1	0	5	0	5	3	9	JZ	0
29000	1	0	C	0	0	0	5	0	5	3	9		
29155	1	0	C	0	0	0	5	0	1	0	5		
29160	1	0	0	0	0	0	5	0	32	0	5		
29250	C	0	0	0	0	0	5	0	32	0	5		
29500	C	1	0	0	0	0	5	0	32	0	5		
29505	C	1	0	0	0	0	6	0	32	0	5		
29550	C	1	0	0	0	0	6	0	32	1	0		
29750	C	0	0	0	0	0	6	0	32	1	0		
30000	C	0	1	0	0	0	6	0	32	1	0		
30250	C	0	0	0	0	0	6	0	32	1	0		
30500	C	0	0	0	1	0	6	0	32	1	0		
30510	C	0	0	0	1	0	6	0	32	1	0		
30750	C	0	0	0	0	1	0	0	32	1	0		

図 21-3

31000	1	0	0	0	0	0	0	32	1	0
31155	1	0	0	0	0	0	0	1	1	0
31250	0	0	0	0	0	0	0	1	1	0
31500	0	1	0	0	0	0	0	1	1	0
31505	0	1	0	0	0	1	0	1	1	0
31550	0	1	0	0	0	1	0	1	0	1
31750	0	0	0	0	0	1	0	1	0	1
32000	0	0	1	0	0	1	0	1	0	1
32250	0	0	0	0	0	1	0	1	0	1
32500	0	0	0	1	0	1	0	1	0	1
32750	0	0	0	0	1	1	0	1	0	1
									J	1
33000	1	0	0	0	0	1	0	1	0	1
33150	0	0	0	0	0	1	0	168	0	1
33250	0	0	0	0	0	1	0	168	0	1
33500	0	1	0	0	0	1	0	168	0	1
33505	0	1	0	0	0	2	0	168	0	1
33550	0	1	0	0	0	2	0	168	5	8
33750	0	0	0	0	0	2	0	168	5	8
34000	0	0	1	0	0	2	0	168	5	8
34065	0	0	1	0	0	2	168	168	5	8
34160	0	0	1	0	0	2	168	3	5	8
34220	0	0	1	0	0	2	3	3	5	8
34250	0	0	0	0	0	2	3	3	5	8
34500	0	0	0	1	0	2	3	3	5	8
34750	0	0	0	0	1	2	3	3	5	8
									L	8
35000	1	0	0	0	0	2	3	3	5	8
35155	1	0	0	0	0	2	3	1	5	8
35160	1	0	0	0	0	2	3	73	5	8
35250	0	0	0	0	0	2	3	73	5	8
35500	0	1	0	0	0	2	3	73	5	8
35505	0	1	0	0	0	3	3	73	5	8
35550	0	1	0	0	0	3	3	73	2	9
35750	0	0	0	0	0	3	3	73	2	9
36000	0	0	1	0	0	3	3	73	2	9
36160	0	0	1	0	0	3	3	73	2	9
36250	0	0	0	0	0	2	3	2	2	9
36500	0	0	0	1	0	3	3	2	2	9
36750	0	0	0	0	1	3	3	2	2	9
36810	0	0	0	0	1	3	5	2	2	9
37000	1	0	0	0	0	3	5	2	2	9
37155	1	0	0	0	0	3	5	1	2	9
37160	1	0	0	0	0	3	5	136	2	9
37250	0	0	0	0	0	3	5	136	2	9
37500	0	1	0	0	0	3	5	136	2	9
37505	0	1	0	0	0	4	5	136	2	9
37550	0	1	0	0	0	4	5	136	4	8
37750	0	0	0	0	0	4	5	136	4	8
38000	0	0	1	0	0	4	5	136	4	8
38160	0	0	1	0	0	4	9	3	4	8
38250	0	0	0	0	0	4	5	3	4	8
38405	0	0	0	0	0	4	5	5	4	8
38500	0	0	0	1	0	4	5	5	4	8
38750	0	0	0	0	1	4	5	5	4	8
39000	0	0	0	0	0	4	5	5	4	8
39155	0	0	0	0	0	4	5	1	4	8
39160	1	0	0	0	0	4	5	193	4	8
39250	0	0	0	0	0	4	5	193	4	8
39500	0	1	0	0	0	4	5	193	4	8
39505	0	1	0	0	0	5	5	193	4	8
39550	0	1	0	0	0	5	5	193	6	1
39750	0	0	0	0	0	5	5	193	6	1
40000	0	0	1	0	0	5	5	193	6	1
40105	0	0	1	0	0	5	10	193	6	1
40250	0	0	0	0	0	5	10	193	6	1
40500	0	0	0	1	0	5	10	193	6	1
40750	0	0	0	0	1	5	10	193	6	1

図 21-4

5. むすび

伝ばん遅延時間をもつ素子で構成された論理回路のシミュレーションについて考察し、シミュレーションプログラムを製作した。このプログラムを使用して、半加算加と小型計算機のシミュレーションを行なってみた。このシミュレータでは、系の構成論理素子が

- (1) 必ず伝ばん遅延時間をもつ
- (2) 論理素子の出力値は、時間とその論理素子への入力状態からフォートラン・プログラムにより計算できる。

という条件をもっていることを必要とする。また(1), (2)の条件を満す論理素子で構成されている系であれば、論理回路以上の系でもシミュレーションできるということである。

以上、本シミュレータについて次のような結果を得た。

- (1) IC等の論理素子で組まれる論理回路の設計、評価において、このシミュレータは非常に有効な道具となりうる。
- (2) 時間遅れをもつ論理素子で構成されている系を正確にシミュレーションできる。
- (3) 論理素子の定義を独立したサブルーチンで行なうという方式では、サブルーチンを作らなければならないという煩わしさはあるが、新しい機能をもつ論理素子を自由にシミュレータに組み入れることができるために、シミュレーションの範囲を大幅に広げることができる。

なお、本シミュレータは、バッチ処理での使用のために製作したが、将来图形入出力装置によるオンラインでの利用が可能になるよう拡張する予定である。

参考文献

- 1) McClure, R. M.; A Programming Language for Simulating Digital Systems. J.ACM, pp.14~22, Jan., 1965
- 2) 高島, 津田, 加藤, 戸田, 中村, 高山; 論理構成のシミュレーション・プログラム, 情報処理, pp.64~72, March, 1963
- 3) 加藤, 戸田, 中村, 山田; 計算機を用いた計算機論理のデバッグについて, 情報処理, pp.73~82, March, 1963
- 4) 高島, 加藤, 高村, 新井, 菅野, 今出; 並列処理を用いた大容量高速論理シミュレータ, 情報処理, pp.263~272, Sept. 1966
- 5) Gwenboly G.H.; Computer-Aided Design: Simulation of Digital Design Logic, IEEE Trans., C-18, jan., 1969
- 6) 荒牧, 柴田; 論理回路シミュレータGPLS-IIとその応用, 情報処理, pp.198~208, April 1970
- 7) 中西, 伊藤; コンピュータシミュレーション, SIMSCRIPTによるシミュレーション, 電子通信学会誌, pp.37~42, jan. 1972

付 錄

1 処理サブルーチンの構造

処理サブルーチンは次のような形式で書く。

```
SUBROUTINE, ルーチン名( NOWT, IN  
PUT, II, IO1UT, IO1UTT, NO, ITAD,  
NTTM, NTST, IST )
```

ここで、

NO¹WT ; 整数型、現在時間

INPUT ; 整数型1次元配列名、入力端子の状態

II ; INPUTの大きさ

IO¹UT ; 整数型1次元配列名、現在の出力端子の
状態

IO¹UTT ; 整数型1次元配列名、IO¹UTに書か
れている状態に成った時刻

NO ; IO¹UT IO¹UTTの大きさ

ITAD ; 整数型1次元配列名、定数テーブル、定
数表定義データによって定義されたもの
が書かれている。

NTTM ; 整数型1次元配列名、出力用テーブル、
出力端子の次の状態をこのテーブルに書
き込む。大きさはNOになる。

NTST ; 整数型1次元配列NTTMに書き込んだ
状態に成る時刻、ここに書かれる時刻は
NO¹WTより大きくないと無効になる。
大きさNO

IST ; 整数型、バッファ・エリア、自由に使って
よい。

なおNO¹WT を現在時間より小さくしてRETURN

させると何もしなかったと解釈される。

図22に半加算器のシミュレーションに使ったサブ
ルーチンNANDを示す。

2 共通データ領域

共通データはCOMMONエリアに書かれ次に示す
ようになっている。

```
COMMON/DCSCOM/NOWT, IEDT(401),  
NPTT(1501), IO1UT(601), INPT  
(501), ITAD(201),  
IWORK(602), NOTD, M1TD(200), I  
STIME, LTIME
```

出力指定データでのデータはM¹TDに書かれる。
M¹TDに書かれた個数はNOTDに書かれる。M¹
TD(I)に書かれた出力端子の状態はIO¹UT(M¹
TD(I)+1)に書かれている。

ISTIME; ENDデータにおけるシミュレーション
開始時刻が書かれている。

LTIME; ENDデータにおけるシミュレーション
終了時刻が書かれている。

3 出力用ルーチンOUTPB

NOWTが更新される前にシミュレーション・ル
ーチンは出力用ルーチンOUTPBをCALLする。ル
ーチンOUTPBは必要に応じて適切なものを作成。シ
ミュレーション・ルーチンからのデータはCOMMON
/DCSCOM/で受け取る。図23に半加算器のシ
ミュレーションに使った出力用ルーチンOUTPBを
示す。

```
CNAND      HARP  
          SUBROUTINE NAND  
          (NOWT, INPUT, II, IO1LT, IO1UTT, NO, ITAD, NTTM, NTST, IST)  
          DIMENSION INPUT(1), IO1UT(1), ITAD(1), NTTM(1), NTST(1), IO1UTT(1)  
          ISH=ITAD(1)  
          ISL=ITAD(2)  
          IS1=NOWT-IO1UTT(1)  
          DO 600 I=1,II  
          IF(INPUT(I).EQ.0) GO TO 1  
          CONTINUE  
          IA=0  
          IS=ISL  
          IF(IS1.GE.ISH) GO TO 2  
          IS=IS1*ISL/ISH  
          GO TO 2  
          IA=1  
          IS=ISH  
          IF(IS1.GE.ISL) GO TO 2  
          IS=IS1*IS4/ISL  
          IF(IS.LE.0) IS=1  
          NTTM(1)=NOWT+IS  
          NTST(1)=IA  
          RETURN  
          END
```

図22 サブルーチンNANDのリスト

4 使用法

必要とする処理ルーチン、OUTPB をコーディングし、メイン・プログラムを作る。図 24 に半加算器のシミュレーションを使ったメイン・プログラムのリストを示す。サブルーチン DSDCRD はデータをカ

ード・リーダからリードするルーチンで、パラメータ IERORR はデータにエラーがあるとき正の整数となる。サブルーチン DCSFL はシミュレーション・ルーチンの名前である。

```
COUTPB      HARP
            SUBROUTINE OUTPB
            COMMON/DCSCOM/NOWT ,IE,IEDT(100),IEDT1(100),IEDT2(100)
C             ,IEDTT(100),NP,NPTT(100),NPTTD(500)
C             ,IOJ,IOUT(200),IOUT1(200),IOUTT(200),IN,INPT(500)
C             ,IT,ITAD(200),INP,NPTT1(400),INP1,NPTD1(200)
C             ,NOTD,MOTD(200),ISTIME,LTIME
            DIMENSION IUT(200),IUTX(200)
            DATA IUTX(1)/-1/
500          FORMAT(1H0,I10,13(1X,I7))
501          FORMAT(1H0,10X,13(1X,I7))
            IF(NOTD.LE.0) GO TO 50
            DO 600 I=1,NOTD
            J=MOTD(I)
            IUT(I)=IOUT1(J)
600          CONTINUE
            IND=0
            DO 601 I=1,NOTD
            IF(IUT(I).EQ.IUTX(I)) GO TO 601
            IND=1
            IUTX(I)=IUT(I)
601          CONTINUE
            IF(IND.EQ.0) GO TO 123
            IF(NOTD.GT.13)GO TO 11
            IL=NOTD
            GO TO 12
11            IL=13
            IND=0
12            WRITE(6,500) NOWT,(IUT(I),I=1,IL)
            IF(IND.NE.0) GO TO 123
            WRITE(6,501) (IUT(I),I=14,NOTD)
            GO TO 123
50          CONTINUE
123          RETURN
            END
```

図 23 サブルーチン OUTPB の例

```
CMAIN      HARP
            DIMENSION K(3)
            DATA K/1,2,3/
            CALL DSDCRD(IERORR)
            IF(IERORR.NE.0) GO TO 123
            WRITE(6,500)(K(J),J=1,3)
500          FORMAT(1H1,6X,4HTIME,7X,1H1,7X,1H1,7X,1H8,3(7X,I1),7X,1HS,
C             7X,1HC)
            CALL OUTPB
            CALL DCSFL
            STOP
            END
```

図 24 メインプログラムの例

航空宇宙技術研究所報告391号

昭和49年10月発行

発行所 航空宇宙技術研究所
東京都調布市深大寺町1880
電話武藏野三鷹(0422)47-5911(大代表) 182

印刷所 株式会社 東京プレス
東京都板橋区桜川2~27~12
