



JAXAデジタル/アナログ・ハイブリッド風洞: アナログ風洞の処理高速化

JAXA Digital/Analog Hybrid Wind Tunnel: Speed-Up Technique of Analog Wind Tunnel

2009(H21)年2月24日

宇宙航空研究開発機構 研究開発本部

藤田直行

Naoyuki FUJITA(JAXA)

2009/2/23-24

Second Workshop on Integration of EFD and CFD

1



Agenda

- What is PIV?
- Motivation of Speed-Up PIV
- Some candidates for Accelerator
- Speed-Up Evaluation using Cell/B.E.
- Future Work on Speed-Up PIV
- Conclusion

※Many Slides are in Japanese



空間速度場計測

- 航空宇宙機開発及び流体研究における空間速度場計測の必要性
 - 機体周りの流れ場の全体像及び細部の把握
 - 乱流・剥離等の基礎流体现象解明のための基礎データ
- 計測手法
 - (a) 点計測 热線風速計
5孔(or 7孔)ピト一管(平均速度場のみ)
LDV (Laser Doppler Velocimetry)
 - (b) 面計測 PTV (Particle Tracking Velocimetry)
PIV (Particle Image Velocimetry;
粒子画像流速測定法)
DGV (Doppler Global Velocimetry)

2009/2/23-24

Second Workshop on Integration of EFD and CFD

3




PIVの測定原理

レーザ光のシード粒子への
2回(○●)の照射


$$u(x, t) = \frac{\Delta x(x, t)}{\Delta t}$$

流速 = 粒子移動距離 / 時間間隔





PIVシステムの基本構成




2009/2/23-24

Second Workshop on Integration of EFD and CFD

5



PIV計測手順とシステム構成



2009/2/23-24

Second Workshop on Integration of EFD and CFD

6

This document is provided by JAXA.



PIVの利点・欠点

- 利点

- 非接触計測
- 平面内の瞬時速度場が計測可能(面計測のメリット)
 - 平均流だけでなく乱れに関する情報も入手
 - 点計測(熱線、ピト一管)に比べ計測時間: 短

- 欠点

- データ取得率: 低 (時系列処理には向き)
- 空間分解能: 相対的に低
- シード粒子を気流に混入する必要
- セッティング、キャリブレーション、光学系調整が煩雑


2009/2/23-24

Second Workshop on Integration of EFD and CFD

7



JAXAにおけるPIV計測例



2009/2/23-24

Second Workshop on Integration of EFD and CFD

8

This document is provided by JAXA.

Motivation of Speed-Up PIV



既存ステレオPIVシステム

- 商用PIVソフトウェア(LaVision社DaVis Ver.7.2)
- ステレオPIV処理(PIVカメラ2台; 2k × 2k画素)
- PIV処理パラメータ
 - 相関窓サイズ: 32 × 32画素、オーバーラップ: 50%、再帰処理: 2回
- 1,000セットの処理に要する時間(Intel Core2Quad 2.4GHz)
 - 1CPU: 18.8時間、8CPU: **2.7時間**

現状のPIV処理手順

- 試験期間中: クイック結果のみ(10~50セットのみで簡易計算)
- データのばらつき大、流れ場の詳細評価は困難⇒**取得データの健全性確認のみ**
- 試験終了後: 正式なPIV処理、**処理終了は2~4週間後**

問題点


- 試験中、CFD結果等との詳細比較の評価が困難
- 計測結果を反映した追加計測が困難

2009/2/23-24

Second Workshop on Integration of EFD and CFD

9

Motivation of Speed-Up PIV(Cont.)





高速化の対象とするPIVの処理概要

表1 評価対象のPIV処理条件

項目	サイズ
フレームサイズ	2000×2000[pixel]
窓A(検査領域)	32×32[pixel]
検査領域の重複率	50%オーバーラップ
探査領域	17×17(-8≤x≤8/-8≤y≤8)[pixel]
窓B(候補領域)	48×48[pixel]
1pixelのデータサイズ	16,384[諧調] (14bit-モノクロ)





図1 PIV処理要素概要
2009/2/23-24 Second Workshop on Integration of EFD and CFD




11



2D PIVと3D (Stereo) PIVの比較


a) 2D

- カメラ 1台
- 速度 2成分 u, v (レーザーシート面内)
- 散乱光弱い(レーザーシートに垂直)



b) 3D (Stereo)

- カメラ 2台
- 速度 3成分 u, v, w
- 散乱光強い(前方散乱の使用)
- カメラ設置位置の自由度高い
- 画角キャリブレーションがやや煩雑



高速化の対象とするPIVの処理概要




表 2D PIVにおける各処理の時間

PIV/処理項目	処理時間 [ms]	アクセラレータを適用する場合の処理の複雑さ
画像補正処理	33.2	単純
画像変形処理	(2Dのため無し)	複雑
相互相関処理	10619.5	単純
相関ピーカ探査処理	99.1	単純
3C化処理	(2Dのため無し)	複雑

図 PIV処理要素概要

2009/2/23-24

Second Workshop on Integration of EFD and CFD

13



Some candidates for Accelerator



Cell/B.E.



GPGPU



FPGA

Study Items

- Speed-Up ability
- Price
- Stable Supply
- Operation Cost
- User Environment

2009年9月14-16日
岩手大学

日本機械学会年次大会
計算力学部門特別企画
先端技術フォーラム
**「計算力学の新たな潮流
—GPGPU, FPGA, CELLコンピューティング—」**



PC Cluster



Speed-Up Evaluation using Cell/B.E.(1/8)

表 1 ホストマシン環境

分類	名称	特記事項
アプリケーション	DaVis 7.2	開発元は LaVision
OS	Windows XP Professional Version2002 SP2	英語版
CPU	Dual-Core-AMD Opteron Processor 2220 2.8GHz	
メモリ	3.25GB	

表 2 Cell/B.E. アクセラレータ GigaAccel180 環境

分類	名称	特記事項
OS	Fedora 7	
CPU	IBM PowerXCell8i 2.8GHz	
メモリ	4GB	

表 3 サンプル

分類	ファイル名	説明
サンプル画像	Piv03_1_256.bmp Piv03_2_256.bmp Piv03_1_2000.bmp Piv03_2_2000.bmp	入力サンプル画像 256pixel × 256pixel, 2000pixel × 2000pixel が用意されており、それぞれが時間変化した画像と対になって いる。
出力ベクタ	Piv03_2000.vec	出力サンプルベクタ
サンプルコード	PIV256.c PIV2000.c timer.c	入力サンプル画像 256pixel × 256pixel, 2000pixel × 2000pixel を処理するためのプログラム。
その他	Readme PIV2000.exe in.par256 in.par2000	コンパイル結果と、実行時に入力画像を指定するためのパラメタ ファイル。


2009/2/23-24

Second Workshop on Integration of EFD and CFD


15



Speed-Up Evaluation using Cell/B.E.(2/8)



Speed-Up Evaluation using Cell/B.E.(3/8)



1. 対象となる処理と同等なExample を特定
2. ExampleにおいてDaVisから最初に呼び出されるCL言語記述の関数を特定
3. 入出力データ形式を確認
4. 組み込み対象処理を呼び出すためのDLLを作成
5. 修正ExampleにDLL呼び出しを追加
6. DLLで呼び出される組み込み対象処理コードを記述

2009/2/23-24


Second Workshop on Integration of EFD and CFD

17

Speed-Up Evaluation using Cell/B.E.(4/8)



表 1 “Without Cell/B.E.”環境での測定結果



2009/2/23-24

Second Workshop on Integration of EFD and CFD


18

This document is provided by JAXA.

Speed-Up Evaluation using Cell/B.E.(5/8)



表 1 “With Cell/B.E.” 環境での測定結果



横軸は時間[msec]を示す。

2009/2/23-24


Second Workshop on Integration of EFD and CFD

19

Speed-Up Evaluation using Cell/B.E.(6/8)



表 1 “DaVis Example”環境での測定結果




2009/2/23-24

Second Workshop on Integration of EFD and CFD

20

Speed-Up Evaluation using Cell/B.E.(7/8)



(注) #の処理時間は画像転送処理と並行して実施できるため、
処理周期には加算しない。

2009/2/23-24

Second Workshop on Integration of EFD and CFD

21

Speed-Up Evaluation using Cell/B.E.(8/8)



今後の高速化の可能性


- ・相関処理を倍精度(double)から单精度(float)で実行すると**1.08倍**高速化される
- ・Cell/B.E.とhostCPUとの接続を1Gbps EthernetからPCI Expressに変更することにより、**1.7倍**高速化される。
- ・2011年には、現行の**5倍**の性能を持つPowerXCell32ivが使用可能となる。
- ・Cell/B.E.を同時に複数使用し、高速化する。

その他の考察

- ・8MBの画像ファイル処理ではCell/B.E.をフルに使用していない。処理周期を延ばさずに、画像ファイルサイズを大きくすることができる。
- ・5年後にCell/B.E.とhostCPUとの接続が100Gbpsの帯域に達すると予想すると、処理周期は、相関時間が支配的になり、DaVis Exampleの数十倍程度の高速化が実現すると予想される。

今後のPCクラスタの高速化要因

- ・マルチスレッド化による相関処理の高速化



Future Work on Speed-Up PIV



- GPGPUでの高速化の評価も実施する必要がありそう。
→CUDAによる評価では、Cell/B.E.と同等ないしは2倍程度の高速化が見込める。
但し、Scalar Processor(SP)・Streaming Multi-Processor(SM)・Device Memory・Shared Memory・Block・Thread・WARP-unitなどの多数のGPGPUの概念を理解してチューニングをする必要があり、プログラミングにスキルを必要とすると共に、適用可能なアプリケーションが限定される。
→ディレクティブ挿入型のコンパイラが市販され始めたので、速度性能を評価する価値あり。
- FY21Q1末までには、どの高速化手法でDaVisを高速化するかを決定し、残りの期間は、高速化の実装を行う。
- 高速化の実装方法について、ハイブリッド風洞利用者が持ち込んだアルゴリズム＝ソースプログラムを、高速化できるシステム（システムの上流工程まで柔軟性を持たせるシステム）とするのか、システムがあらかじめ用意しているアルゴリズムを利用者が選択して利用システム（上流工程は固定されたシステム）とするかによって、実装のための仕様準備や作業内容が変わってくるため、検討が必要である。（アナログ風洞の高速化のみならず、ハイブリッド風洞構築全般に言えること。）

2009/1/15

Second Workshop on Integration of EFD and CFD

23

Conclusion



- What is PIV?
- Motivation of Speed-Up PIV
 - At the measuring time ···
 - > From check of effectual measurement setup
To evaluation of phenomenon
 - > To realize comparison with CFD results etc.
 - > Additional measurement reflect from measurement result
- Candidate of Accelerator and Evaluation of Cell/B.E



Accelerator	Point	Speed-Up	Price	Stable Supply	Operation Cost	User Env.
Cell/B.E.	6	○ : × 26.9	△ : 1M JPY	△ : 3 suppliers	△ : "Professional"	△ :
GPU	5	○ : × 40	○ : 0.2 JPY	✗ : 1 supplier	△ : "Professional"	✗ : "CUDA"
FPGA	4	○ : × 100+	✗ : 5M+ JPY	○ : E. Appliance	✗ : "Craftsman"	✗ : HDL
PC cluster	(7)	✗ : × 10	△ : 2M JPY	○ : PC	○ : De facto	○ : De Facto

2009/2/23-24

Second Workshop on Integration of EFD and CFD

○: 2 point, △: 1 point, ✗: 0 point

24

This document is provided by JAXA.